Cadence_Allegro元件封装制作流程(含实例).docx

Cadence_Allegro元件封装制作流程(含实例).docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Cadence Allegro 元件封装制作流程 引言 一个元件封装的制作过程如下图所示。 简单来说,首先用户需要制作自己的焊盘库 Pads, 包括普通焊盘形状 Shape Symbol 和花焊盘形状 Flash Symbol ;然后根据元件的引脚 Pins 选择合适的焊盘;接着选择合适的位置放置焊盘,再放置封装各层的外形(如 Assembly_Top 、Silkscreen_Top、 Place_Bound_Top 等),添加各层的标示符 Labels,还可以设定元件的高度Height ,从而最终完成一个元件封装的制作。 下面将分表贴分立元件, 通孔分立元件, 表贴 IC 及通孔 IC 四个方面来详细分述元件封装的制作流程。 表贴分立元件 分立元件一般包括电阻、电容、电感、二极管、三极管等。 对于贴片分立元件,以 0805 封装为例,其封装制作流程如下: 焊盘设计 尺寸计算 表贴分立元件,主要对于电阻电容,焊盘尺寸计算如下: G G H P R L Y W K 侧视图 K X 底视图 封装底视图 其中,K 为元件引脚宽度, H 为元件引脚高度, W 为引脚长度, P 为两引脚之间距离 (边距离,非中心距离) ,L 为元件长度。 X 为焊盘长度, Y 为焊盘宽度, R 为焊盘间边距离, G 为封装总长度。则封装的各尺寸可按下述规则: 1) X=Wmax+2/3*Hmax+8 mil 2) Y=L , 当 L50 mil ; Y=L+ (6~10) mil , 当 L=50 mil 时 3) R=P-8=L-2*Wmax-8 mil ;或者 G=L+X 。这两条选一个即可。个人觉得后者更容易理解,相当于元件引脚外边沿处于焊盘中点,这在元件尺寸较小时很适合(尤其是当 Wmax 标得不准时,第一个原则对封装影响很大) ,但若元件尺寸较大(比如说钽电容的封装)则会使得焊盘间距过大,不利于机器焊接,这时候就可以选用第一条原则。 本文介绍中统一使用第二个。 注:实际选择尺寸时多选用整数值,如果手工焊接,尺寸多或少几个 mil 影响均不大, 可视具体情况自由选择; 若是机器焊接, 最好联系工厂得到其推荐的尺寸。 例如需要紧凑的封装则可以选择小一点尺寸;反之亦然。 另外,还有以下三种方法可以得到 PCB 的封装尺寸: 通 过 LP Wizard 等软件来获得符合 IPC 标准的焊盘数据。 直接使用 IPC-SM-782A 协议上的封装数据(据初步了解,协议上的尺寸一般偏大) 。如果是机器焊接,可以直接联系厂商给出推荐的封装尺寸。 焊盘制作 Cadence 制作焊盘的工具为 Pad_designer。 打开后选上 Single layer mode ,填写以下三个层: 顶层( BEGIN LAYER ):选矩形,长宽为 X*Y ; 阻焊层( SOLDERMASK_TOP ):是为了把焊盘露出来用的,也就是通常说的绿油层 实际上就是在绿油层上挖孔, 把焊盘等不需要绿油盖住的地方露出来。 其大小为 Solder Mask=Regular Pad+4~20 mil (随着焊盘尺寸增大,该值可酌情增大) , 包 括 X 和 Y 。 助焊层( PASTEMASK_TOP ):业内俗称 “钢网 ”或“钢板 ”。这一层并不存在于印制板上, 而是单独的一张钢网,上面有 SMD 焊盘的位置上镂空。这张钢网是在 SMD 自动装配焊接工艺中,用来在 SMD 焊盘上涂锡浆膏用的。 其大小一般与 SMD 焊盘一样,尺寸略小。 其他层可以不考虑。 可见焊盘大小为 50*60 mil 可见焊盘大小为 50*60 mil 。该焊盘的设置界面如下: mm mil 确 定 mil 值 长 2 78宽 1.27 50 高(max) 1.25 49W(max) 0.7 27X 1.330133333 5250 Y 1.27 50 60 G 3.330133333 131.1076115 130 保存后将得到一个 .pad 的文件,这里命名为 Lsmd50_60.pad 。 封装设计 各层的尺寸约束 一个元件封装可包括以下几个层: 元件实体范围( Place_bound) 含义: 表明在元件在电路板上所占位置的大小, 防止其他元件的侵入, 若其他元件进入该区域则自动提示 DRC 报错。 形状:分立元件的 Place_bound 一般选用矩形。 尺寸:元件体以及焊盘的外边缘 +10~20mil ,线宽不用设置。 丝印层( Silkscreen) 含义: 用于注释的一层, 这是为了方便电路的安装和维修等, 在印刷板的上下两表面印刷上所需要的标志图案和文字代号等,例如元件标号和标称值、

文档评论(0)

文档查询,农业合作 + 关注
官方认证
内容提供者

该用户很懒,什么也没介绍

认证主体土默特左旗农特农机经销部
IP属地广西
统一社会信用代码/组织机构代码
92150121MA0R6LAH4P

1亿VIP精品文档

相关文档