《数字电路与逻辑设计》课件 (10).pptVIP

* * 5.4 常用触发器 5.4.1 维阻DFF (a)逻辑图 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 SD Q Q D CP RD 阻0线 维1线 维0线 阻1线 SD’ RD’ b a (2) ?SD’=1 、?RD’=1反馈到G5、G6的输入，则 a=?D, b=D。 0 0 1 1 1 1 D CP=0期间： ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a ?D ?D 输出保持原状态不变 (1) G3、G4被锁，输出均为1。 功能分析： CP上升沿到达时: 1 1 1 1 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a D ?D ?D D G3、G4开启， 使?SD’= ?D 、?RD’= D 因此： Qn+1=?SD’+?RD’Qn =D+DQn=D Q=D 通过维1线使Q=1不变。 通过阻0线使Q不变成0。 1 Q=1 因此以后CP=1期间D的变化不影输出。 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a CP上升沿过后（设Q=1）： 0 1 0 1 1 1 0 通过维0线使Q=0不变。 通过阻1线使Q不变成1。 1 Q=0 因此以后CP=1期间D的变化不影输出。 ＆ G1 ＆ G2 ＆ G5 ＆ G6 ＆ G3 ＆ G4 Q Q D CP 阻0线 维1线 维0线 阻1线 SD’ RD’ b a CP上升沿过后（设Q=0）： 1 1 0 0 1 1 1 0 1 图 5.4.1 维阻DFF 维阻D触发器功能表 正沿触发 S D R D D CP 1 + n Q 功能名称 1 1 0 ↑ 0 同步置 0 1 1 1 ↑ 1 同步置 1 0 1 φ φ 1 异步置 1 1 0 φ φ 0 异步置 0 1 1 φ 0 n Q 保持 n Q 1 + n Q D 0 0 0 0 1 1 1 0 0 1 1 1 表5.4.2 维阻DFF激励表 (4)波形图 RD CP SD D Q 图 5.4.2 DFF的波形图 Q从 Q从 FF2 S R FF1 CP Q主 Q主 CP 1S 1R C1 1S 1R C1 　　给主从触发器提供反相的时钟信号，使它们在不同的时段交替工作。 一、主从 SR 触发器电路、符号和工作原理 Q Q 1S S C1 CP 1R R 表示时钟触发沿为下降沿 Q = Q从 5.4.2 主从 SRFF 从触发器 主触发器 综上所述，主从触发器状态只能在 CP 时刻发生翻转，其它时刻则保持 不变.至于状态如何翻转， 则由 CP 之前最后的 输入信号 值决定。 Q从 Q从 FF2 S R FF1 CP Q主 Q主 CP 1S 1R C1 1S 1R C1 主从 SR触发器工作原理 ★ CP = 1 期间，主触发器接受输入信号，从触发器被封锁，使主从 SR触发器状态保持不变。 ★ CP 到达时，CP = 0，CP = 1。主触发器被封锁，并保持 CP 到达之前的状态不变。这时从触发器工作， S从= Q主，R从 = Q主，因此 Q主 = 0 时， Q从置 0；Q主 = 1时，Q从置 1，即 Q从= Q主，从触发器翻转到与主触发器相同的状态。 1 工作 封锁 0 工作 封锁 1 0 ★ CP = 0 期间，主触发器被封锁，保持CP 到达之前的状态不变， Q从 = Q主， 因此，主从 SR 触发器状态保持不变。 Q = Q从 主从SRFF的次态方程： Q从 Q从 FF2 S R FF1 CP Q主 Q主 CP 1S 1R C1 1S 1R C1 Qn+1=[S+?RQn] ·CP?