《数字电路与逻辑设计》课件 (21).pptVIP

第十章 可编程逻辑器件 第10章可编程逻辑器件 PLD的开发流程图 可编程器件的下载方式 10.6 可编程阵列逻辑 PAL 除了具有与阵列和或阵列以外，还有输出和反馈电路： 专用输出结构 可编程输入/输出结构 寄存器输出结构 异或输出结构 图10.6.2 专用输出结构 ≥1 ≥1 特点：或非门输出或互补输出 目前常用的产品有 PAL10H8(10输入，8输出，高电平输出有效)、PAL10L8、 PAL16C1(16输入，1输出，互补型输出)等。 图10.5.3 可编程输入/输出结构 ≥1 这种结构的或门输出经过三态输出缓冲器，可直接送往输出，也可再经互补输出的缓冲器反馈到与阵列输入。即它既可作为输出用，也可作为输入用。用于实现复杂的组合逻辑电路。 图10.6.4 寄存器输出结构 ≥1 增加了DFF,整个PAL的所有DFF共用一个时钟和输出使能信号。可构成同步时序逻辑电路 目前常用的产品有 PAL16R4、PAL16R8(R表示寄存器输出型)等。 图10.5.5 异或输出结构 =1 1 增加了异或门，使时序逻辑电路的设计得到简化。 目前常用的产品有 PAL20X4、PAL20X8(X表示异或输出型)等。 例1：用PAL设计一个带使能端（低电平有效）的2/4线译码器，输出低电平有效。 解：使能输入：?EN； 译码地址输入：A1和A0； 输出为：?Y0,?Y1,?Y2,?Y3。 由真值表可知： ?Y0=?A1?A0, ?Y1=?A1A0,?Y2=A1?A0,?Y3=A1A0, 最好选用低电平输出有效的专用输出结构或可编程I/O型PAL。由要求有使能输出，应选用带有三态输出的PAL器件。选用PAL16L8器件实现的简化示意如图： ? ? ?1 1 ? EN ? ? ?1 1 ? EN ? ? ?1 1 ? EN ? ? ?1 1 ? EN 1 1 1 EN A0 A1 Y0 Y1 Y2 Y3 例1实现电路图 Y0=?A1?A0, ?Y1=?A1A0,?Y2=A1?A0,?Y3=A1A0 10.7 通用阵列逻辑 GAL GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell），通过编程可以将OLMC设置成不同的输出方式。这样同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，即取代了大部分PAL器件， 因此称为通用可编程逻辑器件。 GAL器件分两大类： 1、普通型GAL，其与或阵列结构与PAL相似，如GAL16V8（V表示输出方式可变）、GAL20V8 、ispGAL16Z8都属于这一类； 2、新型GAL，其与或阵列均可编程， 与PLA结构相似，主要有GAL39V8。 1. GAL16V8的内部结构图 1个选通信号输入反相器 8个三态输出缓冲反相器 8个输入缓冲器 1个时钟输入缓冲器 20个引脚的器件； 8个输出反馈/输入缓冲器 8×8个与门 可实现16个输入变量 1.8×8个与门，可实现64个乘积项(Product Term)。 2.每个与门有32个输入端（每个乘积项可包含16个变量）。 3.每个输出端最多只能包含8个乘积项，当表达式逻辑化简后，乘积项数多于8个时，则必须适当拆开，再分配给另一个OLMC。 4.最多有16个引脚作为输入端（指16个输入变量，CLK不属于输入变量），最多有8个引脚作为输出端。 二、输出逻辑宏单元（OLMC） 1. OLMC的结构： (1)8输入的或门 (2)异或门：控制输出信号的极性 高电平有效 低电平有效 (3)DFF (4)4个多路选择器 乘积项数据选择器 反馈数据选择器 三态数据选择器 输出数据选择器 表10.7.1 FMUX的控制功能表 低电平“0”(地) 0 × 0 邻级(m)输出 1 × 0 本单元I./O端 × 1 1 本单元触发器?Q端 × 0 1 反馈信号来源 AC1(m) * AC1(n) AC0 * 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 I/O（n） Q 来自邻级输出(m) AC0 AC1(n) AC1(m) 2.GAL16V8的结构控制字 GAL16V8的各种配置由结构控制字确定。 图10.7.3 GAL16V8结构控制字的组成 32位 乘积项禁止位 4位 XOR(n) 1位 SYN 8位 AC1(n) 1位 AC0 4位 XOR(n) 32位 乘积项禁止位 82位 12～15 16～19 12～19 (n) (n) (n) PT63～PT32 P