多种EDA工具和FPGA的高速误码测试仪的设计.docxVIP

PAGE 1 PAGE 1 多种EDA工具和FPGA的高速误码测试仪的设计  误码测试仪是检测通信系统牢靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作，不仅结构复杂，价格昂贵，而且不便利携带。基于FPGA的高速误码测试仪，采用FPGA来完成掌握和测试模块的一体化设计，提高了系统功能扩展性和系统的集成度，使得各个功能模块在不改动硬件电路的状况下可以相应变化。在发送端发送m序列作为测试数据，其测试速率最高可达到155Mh／s。由于将物理层上的各协议层的功能集中到FPGA内部实现，削减了硬件和软件的设计复杂度，并且缩短了系统的开发的周期，具有可升级的特点。  误码分析仪作为数字通信系统验收、维护和故障查询的抱负工具，广泛应用于同轴电缆、光纤、卫星及局间中继等符合CEPT(EuropeanConfenceofPostalandTelecommunicationsAdministrations)数字系列通信系统传输质量的监测。评价一个通信系统的牢靠性的指标就是检测该通信系统在数据传输过程中误码率的大小，本文设计的高速信号误码测试仪，用于对EPON中接收和发送突发光信号的接收模块的牢靠性进行检测。目前误码分析仪的工作模式已发展到如下4种：分析仪模式、发生器模式、分析仪／发生器模式、直通模式。本设计中的误码测试仪属于第3种类型，即该误码测试仪可以产生测试的码流，又可以进行误码测试。  误码测试仪主要由发送模块，接收模块，显示模块，掌握模块等几个模块组成，系统硬件结构框图如图1所示。其中发送、接收模块在FPGA中实现，掌握模块由单片机实现，显示模块由单片机驱动，这样使得设计的误码分析仪具有体积轻松，接口丰富，简洁易用，成本低廉，内核可升级等特点。  图1误码测试仪系统硬件框图  1基于FPGA的误码测试仪的设计  FPGA在该设计中实现了误码测试仪的核心功能，FPGA设计使用的是自顶向下模块化的设计方法。基于FPGA设计的模块包括：SY87739L频率计的掌握模块、SY87700时钟提取掌握模块、计数模块、伪随机序列发送模块、数据接收模块、与单片机的通信模块。  1.1频率合成芯片SY87739L的掌握模块  在设计中SY87739L合成的频率用于伪随机序列合成的同步时钟，因为该误码测试仪可以测试的频率有32Mb／s、64Mb／s、122Mb／s、155Mb／s4种。所以该芯片要依据设置的参数合成相应的频率。详细合成哪一个，由FPGA来实现对SY87739L的掌握。  SY87739L(规程式透明3．3V10～729MHz分数N合成器)是一个频率合成芯片。依照一参考频率源，它可以合成10～729MHz范围内的差分频率。此外它可以精确地为标准的传输协议合成相应的参考频率。SY87739L合成的频率是由一个32位的串行输入的编程数据打算。PROGCS为高电平常，编程数据才会被SY87739L接收。若用户需要转变编程数据获得一个新的频率时，应先将PROGCS设置为高电平，延时一段时间(待32bit编程数据被SY87739L接收)后在回落到低电平。既在PROGCS的下降沿时，SY87739L会由前一时段接收到32bit编程数据打算合成新的频率。详细步骤如下：1)确定编程数据的值；2)设置PROGCS为高电平；3)串行输入32bit编程数据(由PROGDI管脚输入)，同时在PROGSK端输入时钟信号；4)设置PROGCS为低电平；5)等待LOCKED跳为高电平。  依据SY87739L的工作原理，可以用硬件语言编写出SY87739L的掌握代码，图2是由Verilog代码用SynplifyPro8.1综合出的图元。  图2SY87739L掌握模块图元  该模块掌握SY87739L合成32M频率功能仿真结果(由ModelSimSE6.1仿真)如图3所示。  图3SY87739L掌握模块仿真结果  测试文件中给DATA-I赋值可以观看出prog_di串行输出的编程数据为0000_01100_01101_0100_000_10001_101_101；prog_cs在prog_di有效编程数据输出为高电平，待编程数据输出结束后回落到低电平：PROGSK输出SY87739L的编程时钟。经分析可以看出SY87739L掌握模块可以实现预想的功能。  误码测试仪是检测通信系统牢靠性的重要设备。传统的误码测试仪基于CPLD和CPU协同工作，不仅结构复杂，价格昂贵，而且不便利携带。基于FPGA的高速误码测试仪，采用FPGA来完成掌握和测试模块的一体化设计，提高了系统功能扩展性和系统的集成度，使得各个功能模块