电子技术初步（数字电路第2章 门电路与组合逻辑电路.pptVIP

重点及难点 ※重点：组合逻辑电路的分析方法和设计步骤。 ※难点：组合逻辑电路的设计过程中，根据逻辑要求列出真值表，再由真值表写出逻辑表达式，然后化简或变换逻辑表达式，最后根据逻辑表达式画出逻辑电路图。结合第一章的内容，牢记逻辑代数的基本定律，熟练运用公式化简法和卡诺图化简法，上逻辑表达式满足设计要求。 ceac.org 讨论 ? 分析简易抢答器电路的工作原理。 写出各指示灯点亮的逻辑表达式。 ceac.org 本节小结 ①组合电路的特点：在任何时刻的输出只取决于当时的输入信号，而与电路原来所处的状态无关。 ②组合电路的逻辑功能可用逻辑图、真值表、逻辑表达式、卡诺图和波形图等5种方法来描述。 ③组合电路的设计步骤：逻辑图→写出逻辑表达式→逻辑表达式化简→列出真值表→逻辑功能描述。 ④组合电路的设计步骤：列出真值表→写出逻辑表达式或画出卡诺图→逻辑表达式化简和变换→画出逻辑图。 　 在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。 ceac.org 本节练习 对如下图所示逻辑电路完成下列要求： (1) 写出逻辑电路的逻辑表达式并化简之； (2) 根据逻辑表达式填写真值表； (3) 说明该电路有何逻辑功能。 ceac.org 第4节 常用组合逻辑电路电路 F学习目的： 熟悉编码器、数据选择器、等中规模集成组合逻 辑电路的应用 ceac.org ? 本次课知识点： 编码器、数据选择器、等中规模集成组合逻辑电路的应用 第4节 常用组合逻辑电路电路 ceac.org 4.1 编码器 用数字、文字和符号来表示某一状态或信息的过程称为编码。实现编码功能的逻辑电路称为编码器。 二进制编码器是将被编码信息编成二进制代码的电路。n位二进制代码有2n种代码组合，所以用n位二进制代码最多可以对2n个被编码信息进行编码，简称为2n/n线编码器。 设被编码对象为N，二进制代码为n位，则二进制编码器应满足N ≤2n。 下面以4/2线编码电路为例来说明编码器的原理。下表是对四个信息进行编码的二进制编码表。 1、二进制编码器 ceac.org 输 入 输 出 Y1 Y0 I0 0 0 I1 0 1 I2 1 0 I3 1 1 由上表可得出： Y1= I2+ I3 、Y0= I1+ I3 若用与非门实现上述逻辑关系，要将上式变换为 4.1 编码器 ceac.org 二－十进制编码也称为8421 BCD编码器。 下表是8421BCD码的编码表。 2、二－十进制编码 4.1 编码器 ceac.org 如下图所示是一种8421BCD码编码器的逻辑图。图中，变 换拨码开关的位置(0~9)，输出端DCBA就输出相应的842lBCD 码。 8421BCD码编码器的逻辑电路 4.1 编码器 ceac.org 4.2 译码器 译码是编码的逆过程。译码是将具有特定含义的代码翻译成相应的状态或信息。能实现译码功能的电路称为译码器。 二进制译码器的输入是n位二进制代码。设输入代码的位数为n，则称该二进制译码器为n/2n线译码器。 设二进制译码器的输入为n位二进制代码，其输出的状态有N种，则N ≤2n。例如，74LS138是一种常用的集成译码器，其输入是3位二进制代码，输出有8种状态(8个输出端)，则称之为3/8线译码器。 1、二进制译码器 ceac.org 下面以2/4线译码电路为例说明译码器的原理。下图是2/4线 译码器的逻辑图。图中，A1和A0是译码输入端, ~ 是译码 输出端， 是控制端(也称使能端)，译码器是否译码是由控制端 来决定的。 2/4线译码器的逻辑图 4.2 译码器 ceac.org 二进制译码器在数字系统中有着广泛的应用，现举例如下： 用于译码的功能扩展 用规模相对较小的译码器可以实现规模相对较大的译码，进 行输出位数的扩展。例如，用两片74LS138的8位输出通过级联实 现4/16线译码的16位输出，如下图所示。 4.2 译码器 ceac.org 用于译码的功能扩展 在数据传输系统中，经常需要将总线中的数据传输到多个支路中的一路上去，传往支路中哪一路，就需要用唯一地址译码器来选择。用74LS138实现的数据分配器如下图所示。 译码器数据分配功能示意图 4.2 译码器 ceac.org 用作构成组合逻辑函数 二进制译码器可充当组合逻辑函数发生器。 [例