硬件描述语言与数字逻辑电路设计VHDL:第0章 绪论.ppt

硬件描述语言与数字逻辑电路设计VHDL:第0章 绪论.ppt

  1. 1、本文档共31页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
VHDL0 * FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是: 将以乘积项结构方式构成逻辑行为的器件称CPLD,如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。 将以查表法结构方式构成逻辑行为的器件称为FPGA,如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。 VHDL0 * 尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:   ①CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。   ②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。   ③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FPGA可在逻辑门下编程,而CPLD是在逻辑块下编程。   ④FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。 VHDL0 * ⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。   ⑥CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。   ⑦在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。   ⑧CPLD保密性好,FPGA保密性差。   ⑨一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。 VHDL0 * VHDL 硬件描述语言与数字 逻辑电路设计 VHDL0 * 本课程安排: 学时数:36学时,课堂教学18学时,实验教学18学时。 课堂教学内容: 第 1 章 数字系统硬件设计概述 第 2 章 VHDL语言程序的基本结构 第 3 章 VHDL语言的数据类型及运算操作符 第 4 章 VHDL语言构造体的描述方式 第 5 章 VHDL语言的主要描述语句 第 7 章 基本逻辑电路设计 实验教学内容: 第 8 章 MAX+PLUSⅡ开发系统 第 9 章 应用设计实例 教学目的:了解可编程逻辑芯片,掌握一门设计语言,熟悉一种 设计工具。 VHDL0 * 教材及参考资料 教材: 1、《VHDL硬件描述语言与数字逻辑电路设计》 侯伯亨 顾新 等编著 西安电子科技大学出版社 参考资料: 1、《CPLD技术及其应用》 宋万杰 等编著 西安电子科技大学出版社 2、《VHDL实用教程》 潘松 王国栋 编著 成都 电子科技大学出版社 3、《FPGA设计及应用》 褚振勇 翁木云 编著 西安电子科技大学出版社 VHDL0 * 考试 考试采用MAX+plusⅡ 软件仿真实现电路设计的形式;平时成绩包括出勤情况,上机实验表现。 VHDL0 * 相关网址: VHDL0 * 第 0 章 绪论 EDA技术概况 EDA技术及其发展 什么是EDA? Electronic Design Automation, 即电子设计自动化。 EDA技术发展过程: VHDL0 * EDA技术的发展的三个阶段: 1)早期电子CAD阶段 20世纪70年代,属EDA技术发展初期。利用计算机、二维图形编辑与分析的CAD工具。完成布图布线等高度重复性的繁杂工作。 典型设计软如Tango布线软件。 VHDL0 * EDA技术的发展的三个阶段: 2)计算机辅助工程设计(CAE )阶段 20世纪80年代初,出现了低密度的可编程逻辑器件(PAL_Programmable)和(GAL_Generic Array Logic),相应的EDA开发工具主要解决电路设计没有完成之前的功能检测问题。 80年代后期,EDA工具已经可以进行初级的设计描述、综合、优化和设计结果

文档评论(0)

cxlwxg + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档