Alliance Semiconductor AS7C33256NTF32A AS7C33256NTF36A 3.3V 256K×32 36 Flowthrough Synchronous SRAM with NTD说明书用户手册.PDF

下载文档

0
0
约6.16万字
约 18页
2022-07-25 发布于广东
举报
版权申诉
保障服务

Alliance Semiconductor AS7C33256NTF32A AS7C33256NTF36A 3.3V 256K×32 36 Flowthrough Synchronous SRAM with NTD说明书用户手册.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

查询AS7C33256NTF32A供应商 November 2004 AS7C33256NTF32A AS7C33256NTF36A ® 3.3V 256K×32/36 Flowthrough Synchronous SRAM with NTDTM Features • Organization: 262,144 words × 32 or 36 bits • 3.3 core power supply ™ • NTD architecture for efficient bus operation • 2.5V or 3.3V I/O operation with separate VDDQ • Fast clock to data access: 7.5/8.5/10 ns • 30 mW typical standby power • Fast OE access time: 3.5/4.0 ns • Self-timed write cycles • Fully synchronous operation • Interleaved or linear burst modes • Flow-through mode • Snooze mode for standby operation • Asynchronous output enable control • Available in 100-pin TQFP • Byte write enables • Clock enable for operation hold • Multiple chip enables for easy expansion Logic Block Diagram 18 18 A[17:0] D Q Address register Burst logic CLK D Q CE0 Write dela