触发器实验报告_202208262035409.docxVIP

由表 由表 1.6.1 可知：①当 = =1 时，该触发器保持原先的 1 或 0 状态不变，即稳定状态。 一、试验目的 把握基本 RS、JK、D 和T 触发器的规律功能。 把握集成触发器的规律功能及使用方法。 生疏触发器之间相互转换的方法。 二、试验原理和电路 触发器是具有记忆作用的基本单元，在时序电路中是必不行少的。触发器具有两个基本性质：（1）在肯定的条件下，触发器可以维持在两种稳定状态（0 或 1 状态）之一而保持不变； 在肯定的外加信号作用下，触发器可以从一种状态转变成另一稳定状态（1→0 或0→1），因此，触发器可以记忆二进制的 0 或 1，被用作二进制的存贮单元。 触发器依据时钟脉冲输入分为两大类：一类是没有时钟输入的触发器，称为基本触发器； 另一类是有时钟脉冲输入端的触发器，称为时钟触发器。 基本触发器 由两个与非门组成的基本触发器如图1.6.1， 由两个与非门组成的基本触发器如图1.6.1，它有两个输出端（Q 和 ），两个输入端（ 和 R），规律功能见表 1.6.1 所示。 （a）规律图 （b）国际符号 （c）惯用符号 ② =1， 端输入负脉冲，则不管原来为 ② =1， 端输入负脉冲，则不管原来为 1 或 0 状态，由于与非门“有低出高，全高出低” ③ =1， 端输入负脉冲，则不管原来 ③ =1， 端输入负脉冲，则不管原来Q 为何状态，新状态肯定为 Q=1, =0。 ④当 、 同时输入由高到低电平，这时 ④当 、 同时输入由高到低电平，这时Q= =1，尔后，若 、 同时由低变高，则Q 的 由或非门组成的基本触发器 基本触发器也可由或非门组成，如图1.6.2 所示，表 1.6.2 为其规律功能表。 - .可修编- 由于或非门规律关系为“有高出低，全低出高”，因此，在输入 S 和R 端，平常应为低电平，而不是高电平。由表 1.6.2 可知： ②S=0，R 为正脉冲输入时 ②S=0，R 为正脉冲输入时，Q=0， =1。 ③R=0，S 为正脉冲输入时，Q=1， =0。 ④S、 ④S、R 均为正脉冲输入，则 Q 和 状态不定。这一状态对触发器来说也是不正常的，应 QSRQ表 1.6.1 Q S R Q 1 1 不变 不变 0 0 不变 不变 1 0 1 0 0 1 1 1 0 0 1 0 不定 不定 不定 不定 (a)规律图 （b）惯用符号 （c）国际符号 图 1.6.2 由或非门组成的基本触发器 时钟触发器 时钟触发器按规律功能分，有以下五种：①SR；②D；③JK；④T；⑤T′。 它们的触发方式，往往取决于该时钟触发器的结构，通常有三种不同的触发方式：①电平触发（高电平触发、低电平触发）、②边沿触发（上升沿触发、下降沿触发）、③主从触发。 （1）时钟触发器的规律功能 ①SR 触发器 图 1.6.3 示出了同步式结构的 SR 触发器规律电路图。CP 是时钟输入端，平常为低电平， 这迫使门 G3、G4 均为高电平输出，于是由 G1 和 G2 交叉耦合组成的基本触发器维持原状态不变。当CP 为高电平，即时钟（正）脉冲消灭时，G3 或（和）G4 输出端才可能消灭低电平（取决于当时的把握输入S 和R），触发器的状态才可能发生变化。 其特性方程式为：Qn+1 =S+ 其特性方程式为：Qn+1 =S+ Qn 约束条件：SR=0 表 1.6.3 SR 触发器功能表 表 1.6.4 SR 触发器驱动表 Qn Qn+1 S R 0 0 0 × - .可修编- 表 表 1.6.9 T 触发器功能表 表 1.6.10 T 触发器驱动表 - .可修编- 1 0 0 1 1 1 × 0 0 1 1 0 0 图 1.6.3 SR 触发器（同步式） 1 1 1 不定 D 触发器是由 SR 触发器演化成的，是 =S 条件下的特例，其规律电路图1.6.4。功能表和011 D 触发器是由 SR 触发器演化成的，是 =S 条件下的特例，其规律电路图1.6.4。功能表和 0 1 1 0 S R Qn+1 0 0 Qn 驱动表分别如表 1.6.5 和表 1.6.6。 D 触发器的特性方程是 Qn+1=D D Qn+1 D Qn Qn+1 0 0 0 0 0 1 1 0 1 1 1 0 0 图 1.6.4 D 触发器（同步式） 1 1 1 表 表 1.6.5 D 触发器功能表 表 1.6.6 D 触发器驱动表 JK 触发器的特性方程是JK 触发器的把握输入端为J 和 K，它也是从 SR 触发器演化而来的，是针对 SR 规律功能不完善的又一种改进。其规律图见图 1.6.5 所示，功能表和驱动表分别见表 1.6.7 和表 1.6.8。 JK 触发器的特性方程是 ④ T 和 T′触发器 T 触发器可以看成是 J=K 条件的特例，它只有一个把握输入端 T。见图