2022年哈尔滨工业大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）.docxVIP

2022年哈尔滨工业大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案） 一、选择题 1、若单译码方式的地址输入线为6，则译码输出线有（ ）根，那么双译码方式有输出线（ ）根。 A.64，16 B.64，32 C.32，16 D.16，64 2、一个存储器的容量假定为M×N，若要使用I×k的芯片（IM，kN），需要在字和位方向上同时扩展，此时共需要（ ）个存储芯片。 A.M×N B.（M/I）×（N/k）C. M/I × M/I D. M/I × N/k 3、由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是（ ）。 A.-126 B.-125 C.-32 D.-3 4、假设机器字长为8位（含两位符号位），若机器数DA日为补码，则算术左移一位和算术右移一位分别得（ ）。 A.B4H EDH B.F4H 6DH C.B5H EDH D.B4H 6DH 5、十进制数-0.3125的8位移码编码为（ ）。 A.D8H B.58H C.A8H D.28H 6、中断判优逻辑和总线仲裁方式相类似，下列说法中，正确的是（ ）。 I.在总线仲裁方式中，独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的 II.在总线仲裁方式中计数器查询方式，若每次计数都从“0”开始，则所有设备使用总线的优先级相等 III.总线仲裁方式一般是指I/O设备争用总线的判优方式，而中断判优方式一般是指I/O设备争用CPU的判优方式 IV.中断判优逻辑既可以通过硬件实现，也可以通过软件实现， A. I，II B. I，III，IV C. I，II，IV D.I，IV 7、假设某存储器总线采用同步通信方式，时钟频率为50MHz，每个总线事务以突发方式传输8个字，以支持块长为8个字的Cache行读和Cache行写，每字4B.对于读操作，方式顺序是1个时钟周期接收地址，3个时钟周期等待存储器读数，8个时钟周期用于传输8个字。请问若全部访问都为读操作，该存储器的数据传输速率为（ ）。 A.114.3MB/s B.126.0MB/s C.133.3MB/s D.144.3MB/s 8、完整的计算机系统应该包括（ ）。 A.运算器、存储器、控制器 B.外部设备和主机 C.主机和应用程序 D.主机、外部设备、配套的软件系统 9、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（ ）。 A.目标程序 B.编译程序 C.解释程序 D.汇编程序 10、隐指令指（ ）。 A.操作数隐含在操作码中的指令 B.在一个机器周期里完成全部操作的指令 C.隐含地址码的指令 D.指令系统中没有的指令 11、若磁盘转速为7200r/min，平均寻道时间为8ms，每个磁道包含1000个扇区，则访问一个扇区的平均存取时间大约是（ ）。 A.8.1ms B.12.2ms C.16.3ms D.20.5ms 12、下面是段MIPS指令序列： add $a3, $s1, $s0 #R[$t3] ←R[$s1] +R($s0] add $t2, $s0, $s3 #R[$t2]←R[$s0] +R [$s3] Lw $t1,0($t2) #R[$t1] ←M[R[$t2] +0] add $t1, $t1, $t2 #R[$t1] ←R[$t1]+R[$t2] 以上：指令序列中，指令之间发生数据相关？（ ） A.1和2，2和3 B.1和2，2和4 C.1和3，2和3，2和4，3和4 D.1和2，2和3，2和4，3和4 13、在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。若CPU要执行的指令为MOV RO，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（ ）。 A.100RO B.100→MDR C.PC→MAR D.PC→IR 14、下列关于各种寻址方式获取操作数快慢的说法中，正确的是（ ）。 I.立即寻址快于堆栈寻址 Ⅱ.堆栈寻址快于寄存器寻址 Ⅲ.寄存器一次间接