2022年EDA与vhdl语言最终试卷A电子信息.pdfVIP

题 一 二 三 四 五 六 七 八 九 十 总分 号 分 20 10 40 30 100 值 得 分 A 考 试 科 目 EDA 技术与 VHDL 言语 考 试 类 型 考试 考 试 方 法 □闭卷 □半开卷 □开卷 学 年 学 期 2022 －2022 学年第 二 学期 适 用 专 业 年 级 电子信息工程06 级 教研室主任 欢迎您阅读并下载本文档，本文档来源于互联网，如有侵权请联系删除！我们将竭诚为您提供优质的文档！ 优选文档 一、选择题〔在每个小题四个备选答案中选出一个正确答案，填在下面的表格中中〕〔本 大题共10 小题，每题2 分，总计20 分〕 1 2 3 4 5 6 7 8 9 10 1．对于信号和变量的说法，哪一个是不正确的：_________A A ．信号用于作为进程中局部数据存储单元 B ．变量的赋值是马上完成的 C ．信号在整个结构体内的任何地方都能适用 D ．变量和信号的赋值符号不一样 2．ENTITY counter IS PORT( Clk : IN STD_LOGIC; Q : BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0)); END ___B___________; A. counter23 B. counter C. work D. entity 3 ．ENTITY counter IS PORT( Clk : IN STD_LOGIC; Q : BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0)); ……………. ARCHITECTURE a OF __B______ IS A. counter23 B. counter C. work D. STD_LOGIC 4 ．VHDL 言语是一种结构化设计言语；一个设计实体〔电路模块〕包含实体与结构体两局部，结构 体描述___________ 。D A.器件外部特性； B.器件的综合同束； C.器件外部特性与内部功能； D.器件的内部功能。 5 ．以下4 个 VHDL 标识符中正确的选项是：_______B