《模拟集成电路设计》第2章 CMOS元器件及其模型.pptxVIP

1第2章 CMOS元器件及其模型魏廷存 教授weitc@nwpu.edu.cn 22.1 CMOS (NMOS/PMOS)2.2 双极型晶体管（与CMOS工艺兼容）2.3 二极管2.4 电阻（无源电阻）2.5 电容2.6 低压/中压/高压混合电压工艺 第2章 CMOS元器件及其模型 3 2.1 CMOS (NMOS/PMOS) CMOS：Complementary Metal-Oxide Semiconductor 互补金属-氧化物半导体 4 2.1.1 CMOS的基本结构（NMOS）NMOS模拟电路（四端器件）数字电路（三端器件，衬底默认接地） 5 CMOS的基本结构（PMOS）PMOS模拟电路（四端器件）数字电路（三端器件，衬底默认接VDD） 6 CMOS的特点Gate-Source间无直流电流通路，功耗低，输入电阻高，这是CMOS与Bipolar的主要区别（CMOS是压控器件，且只有一种载流子参与导电，Bipolar 是电流控制器件，且同时有两种载流子参与导电）；NMOS的衬底接电路中最低电位，通常PMOS的衬底接电路中最高电位，以保证所有源区/漏区与衬底间的pn结被反偏，防止产生流入衬底（Bulk/Substrate）的漏电流；CMOS的所有导电机能均发生在栅氧化层的下面（衬底表面）区域；Drain与Source在物理构造上无区别，完全对称。但为了电路设计上的方便，通常把提供载流子的一端称为源极(Source)，而把收集载流子的一端称为漏极(Drain)。NMOS中连接低电压的端子为源极（载流子为电子），PMOS中连接高电压的端子为源极（载流子为空穴）。 7 2.1.1 CMOS的基本结构（续）NMOS与PMOS制作在同一p型衬底上（n阱工艺）：所有的NMOS具有同一p型衬底，接电路中最低电位（通常接地）。PMOS处于各自独立的n-well中，n-well（即PMOS的衬底）可接任何正电位。在大多数电路中(例如数字电路)，n-well与最正的电源（VDD）相连接。Salicide（硅化物）用于减小D、G、S、B区的接触电阻。在衬底(B)端，Salicide与n+ 或p+形成欧姆接触，以消除肖特基二极管效应（金属与轻掺杂的n或p型半导体直接接触时产生）。 8 肖特基二极管的形成原理金属与轻掺杂的n或p型半导体直接接触时产生肖特基二极管效应 9 CMOS的详细构造FOX (field-oxide，场氧)，SiO2，用于电气上隔离CMOS器件（器件的四周均被FOX包围）。Contact（接触孔）DrainSourceGate 尽可能用多个Contact，以减小接触电阻，使电流均匀分布。另外对防止Latch-up也有好处。为了提高可靠性，多晶硅栅的Contact不放置在栅区域上面。 10 沟道阻断注入阈值电压很大（场氧层较厚）的寄生 NMOS进一步提高寄生 NMOS的阈值电压（注入P+），防止导通 11 CMOS的详细构造（续） CMOS工艺发展方向（摩尔定律）：按比例逐渐减小Lmin（特征尺寸）与tox (tox≈Lmin/50)，其带来的好处是（主要针对数字电路）：减小了芯片面积（W也可按比例同时减小）随着tox减小，导通阈值电压Vth 将减小，可提高电路动作速度由于耐压降低，电源电压降低，导致充放电动态功耗减小在模拟电路中，当工艺确定后，可调整W/L获得所要求特性。CMOS工艺的特征尺寸与供电电压的关系 12 CMOS的版图设计PMOSNMOS 13 CMOS的版图设计 CMOS管的尺寸W和L由电路设计决定，源区和漏区的长度E由版图设计规则确定。为了提高其工作可靠性和制造良品率，多晶硅栅的接触孔不设置在栅极区域（导电沟道）的上面。 14 CMOS的详细构造NMOSPMOS 15 CMOS的制造过程从轻掺杂的p型衬底（或p型外延层）材料出发P-substrate CMOS工艺通常采用p型衬底的原因是：在系统应用中，p型衬底可以接地（0）电位。如采用n型衬底，则需接正电位（VDD）。用于制作衬底的单晶硅片的纯度在 9N（99.9999999%）-11N(99.999999999%)左右 16 CMOS的制造过程n阱和p阱的形成，在n阱中制作PMOS，在p阱中制作NMOSn型注入和扩散p型注入和扩散 17 CMOS的制造过程场氧（SiO2）注入