基于对数运算系统的小型浮点运算单元及其在FPGA中的应用.pdfVIP

下载本文档

1
0
约1.28万字
约 13页
2023-04-15 发布于北京
举报
版权申诉

基于对数运算系统的小型浮点运算单元及其在FPGA中的应用.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明提供了基于对数运算系统的小型浮点运算单元及其在FPGA中的应用，可应用于机器学习等容错性计算，解决现有技术不能支持更高精度计算的问题，提供了更适合机器学习的架构。所提出的乘法运算单元通过对数转换器将输入的浮点数转换为对数域内的浮点数，通过尾数加法器计算对数域内的尾数结果以及指数进位信号，通过指数加法器得到指数，最后通过反对数转换器将结果转换为浮点数格式。相较于Xilinx提出的3位尾数小型浮点数乘法器，本发明支持4位、5位尾数的乘法而只需额外1～3个6输入查找表；所提出的流水线硬件结构能实

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 115840555 A (43)申请公布日 2023.03.24 (21)申请号 202211614257.7 (22)申请日 2022.12.12 (71)申请人大连理工大学地址 116024