- 1、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。。
- 2、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
- 3、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
本发明涉及微处理器技术领域,具体涉及一种RISC‑V指令集余数指令的实现方法及系统,本发明对CPU乱序执行,指令从取指单元进入指令译码单元,进行指令译码;译码完成后的指令在重命名单元进行目的寄存器的重命名,同时对余数指令进行优化;若余数指令不满足优化条件时,重命名之后的指令进入保留站后,进入执行单元执行;执行完成后的指令通过重排序缓存提交,并释放在重命名阶段分配的除法指令编码缓存资源。本发明在重命名阶段通过增加余数指令加速单元实现余数指令的功能,当除法和余数指令配对出现时,通过余数指令的目的寄存
(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 CN 112905236 A
(43)申请公布日 2021.06.04
(21)申请号 202110062056.X
(22)申请日 2021.01.18
(71)申请人 广东赛昉科技有限公司
原创力文档


文档评论(0)