verilog实现加法器完整版.pdfVIP

verilog实实现现加加法法器器 半半加加器器 如果不考虑来⾃低位的进位将两个1⼆进制数相加，称为半加。 实现半加运算的逻 电路称为半加器。 真值表 逻 表达式和 ′ ′ s = ab + a b 逻 表达式进位输出 co = ab verilog code module halfadder( output s , //sum output co, //carry input a, input b ); assign s = a ^ b; assign co = a b; //assign {co,s} = a + b; endmodule testbench module halfadder_tb; wire s ; wire co; reg a; reg b; initial begin a = 0; b = 0; #10 a = 0 ;b = 0; #10 a = 0 ;b = 1; #10 a = 1 ;b = 0; #10 a = 1 ;b = 1; #10 $finish; end initial begin $fsdbDumpfile(test .fsdb); $fsdbDumpvars(); end halfadder u_halfadder( .s(s), .co(co), .a(a), .b(b) ); endmodule 全全加加器器 在将两位多位⼆进制数相加时，除了最低位以外，每位都应该考虑来⾃低位的进位，即将两个对应位的加数和来⾃低位的进位3个数相加。 这种运算称为全加，所⽤的电路称为全加器。 真值表 逻 表达式和 ′ ′ ′ ′ ′ ′ ′ s = (a b ci + ab ci + a bci + abci ) 逻 表达式进位输出 ′ ′ ′ ′ ′ ′ ′