QUARTUS II软件概述完整版.doc

精品文档 PAGE 1 PAGE 1欢迎下载 QUARTUS II软件概述 姓名： 方思雨 学号： 2011301030102 班级： 电技111 软件简介 Quartus II 是 Altera公司的综合性PLD/FPGA开发 软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及 仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl 脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、 嵌入式软件开发、可编程 逻辑设计于一体，是一种综合性的开发平台。Maxplus II 作为Altera的上一代PLD设计 软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。 软件的主要功能和应用领域 Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件；芯片（电路）平面布局连线编辑；LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块；功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析；支持 软件 源文件的添加和创建，并将它们链接起来生成编程文件；使用组合 编译方式可一次完成整体设计流程；自动定位编译错误；高效的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；能生成第三方EDA 软件使用的VHDL网表文件和Verilog网表文件。 Altera的Quartus II可编程逻辑 软件属于第四代PLD开发平台。该平台支持一个 工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了 软件的LogicLock 模块设计功能，增添 了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件。 软件的界面 QuartusII是Altera公司的FPGA设计软件，与FPGA片内的硬件相关的设计都在这个软件工具中完成。 图1是启动界面。 图1 图2 是QuartusII软件的菜单。 图2 图3是File菜单的介绍。 图3 图4是Project菜单的介绍，这个菜单中常用的只有Add/Remove file in project 。 图4 图5是Processing菜单的介绍，这个菜单里主要涉及到编译仿真功能。 图5 图6 是Tools菜单的介绍，这个菜单中主要启动与QuartusII相关的工具。