大尺寸高分辨率TFT-LCD垂直串扰的机理研究与改善.docxVIP

? ? 大尺寸高分辨率TFT-LCD垂直串扰的机理研究与改善 ? ? 盛子沫，高玉杰，刘 信，冯 俊，朱 宁，陈晓晓，郭会斌，江 鹏 (武汉京东方光电科技有限公司，湖北 武汉 430040) 1 引 言 随着人们生活水平与消费水平的日渐提高，对于视听体验的要求也在逐渐攀升，这也促使了显示产业的不断发展。近年来，大尺寸、高分辨率、高刷新频率、窄边框等高性能显示器逐渐占领市场[1-4]。8 K超高清显示器因此应运而生，8 K与4 K显示器对比，在画质上有着质的提升，同时也能与5 G相结合，从而带来更多的感官体验[5]。 然而，高规格产品同时也会伴随更多的显示问题，垂直串扰就是其中一种，其现象为垂直方向某一区域的显示受到另一区域的影响，导致画面失真。垂直串扰由数据线与像素电极之间的耦合电容Cpd以及薄膜晶体管(TFT)关闭时的漏电流Ioff使像素电压发生偏移导致。8 K与4 K显示器相比，像素数量增大4倍，存储电容减小约80%，这就导致像素电压微小的变化会带来显示上的差异[6-7]。同时，由于8 K产品分辨率的提高，像素尺寸减小，布线越来越精细紧密，线宽间距越来越小[8]，当线上有电流通过时，线间感应磁场的干扰变得尤为突出，像素自身以及像素之间的耦合作用会加剧。依上所述，像素电极与数据线之间的耦合电容是无法消除的，对于8 K产品，这样的耦合电容值较大，对垂直串扰影响显著。 本文主要研究了大尺寸高分辨率ADS列反转产品(8 K 60 Hz)垂直串扰产生的机理及改善措施。显示基板在彩膜侧接触背光源时，阵列基板上TFT沟道所受光照会被黑矩阵(BM)基本遮挡住，与阵列基板接触背光源相比，漏电流大幅减少[9]。本文通过彩膜侧与阵列侧基板朝向背光源时的不同现象，研究了漏电流和像素电极与数据线之间的耦合电容对垂直串扰的影响。再通过调整面板工艺参数，使漏电流与耦合电容达到抵消中和，为垂直串扰的改善提供了解决对策，对后续大尺寸高分辨率的工艺及产品设计具有重要的指导意义。 2 垂直串扰机理 图1为TFT-LCD像素结构示意图。在像素充电完成后，TFT关闭，数据线与像素电极之间本该处于完全断开的状态，然而由于TFT存在漏电流(Ioff)，当数据线与像素电极存在压差时，会通过漏电的方式使像素电压发生变化。另外，由于像素电极(2ITO)与数据线之间存在电容Cpd，当给其他行充电时，数据线信号会发生变化。2ITO与自身数据线N的距离为L1，与相邻数据线N+1的距离为L2，定义2ITO与数据线的交叠面积为L2ITO Overlay(L2ITO OVL)，则： 图1 TFT-LCD像素结构示意图 (1) 自身数据线电压发生变化引起的像素电压变化，称为自耦合，记为Cpd1；反之，相邻数据线带来的像素电压变化称为互耦合，记为Cpd2。因此，垂直串扰主要有两种发生机理，一是漏电流机理，另一种是电容耦合机理。下面以ADS列反转产品来说明垂直串扰的产生机理。 2.1 漏电流机理 图2为基于TFT漏电流的中间白窗口垂直串扰的现象及波形。沿栅极线的扫描方向，前端发白，后端发黑。对于A-A′，t1阶段为像素充电，t2阶段为中间白块的充电时间，数据线电压处于高电平。由于TFT漏电流的存在，同极性的数据线会向像素电极漏电，导致A′区域像素电压升高，与A相比发白；同理对于B′区域，在t2阶段，像素电极会向反极性的数据线漏电，导致B′像素电压低于B，表现为发黑。 图2 TFT漏电垂直串扰的现象(a)及波形(b) 假定白块电压下的漏电流为Ioff，白块的扫描时间为t2，则在高电平的作用下，流进A′和B′的电量： Q=Ioff×t2， (2) 假定TFT-LCD的存储电容为Cst，像素电极2ITO的面积为S，栅绝缘层GI厚度为d1，绝缘保护层PVX厚度为d2，则有 (3) 在高电平阶段，A′和B′像素电压的变化： (4) 由上式可见，Ioff越小，Cst越大，ΔV越小，垂直串扰的现象越轻。 2.2 电容耦合机理 像素电极与数据线耦合电容的影响作用与2ITO与数据线的交叠面积有关，当2ITO与数据线的交叠面积为负值时，自身数据线的电压变化对像素电压的耦合拉动作用较大(Cpd1Cpd2)；反之相邻数据线电压变化的耦合作用大(Cpd2Cpd1)，两种耦合作用现象不同。 2.2.1 自耦合 图3为基于自耦合的垂直串扰及波形。此时，L1l2，2ito与数据线的交叠面积为负值。对于a′区域，t1阶段像素充电结束后，tft关闭，t2阶段时，数据线给白块区域充电，电压瞬间跳变到高电平，在电容耦合的作用下，a′区域的像素电压被拉高，与a区域相比表现为发白；对于b′区域，在t1和t2阶段，受下一帧相反极性的电压跳变影响，像素电压向靠近vcom方向耦合跳变，导致b′区域与b相比整体表现为发黑。 p 图3