第三章存储器.pptVIP

第一页，共四十页，2022年，8月28日 微型计算机中存储器的作用 存 储 器 I/O 接 口 输 入 设 备 I/O 接 口 数据总线 DB 控制总线 CB 地址总线 AB 输 出 设 备 CPU 第二页，共四十页，2022年，8月28日 存储介质的类别和特点 存储器（计算机实现大容量记忆功能的核心部件） ?存储记忆信息（按位存放） 位(BIT)存放--具有记忆功能： 应用：程序/数据信息：读写/数据发生 电路: (锁存器/触发器--寄存器UP内部) 磁: 磁化 光: 凹坑(激光反射) 性能:容量、存取速度、成本 内/外部存储器 与MPU接口:串/并行Serial/Parallel 第三页，共四十页，2022年，8月28日 半导体存储器的性能指标 容量=字数(存储单元数)×字长 ==位数 微机（8/16/32/64位字长） 兼容8位机==字节BYTE为单位 62C256：（256K）32K*8B 27C010：1M（128K*8B） 27C210：1M（64K*16B） 最大存取时间 访问一次存储器（对指定单元写入或读出）所需要的时间 几ns到几百ns 27C512-15?150ns PC100SDRAM-8:8ns, PC133SDRAM-7ns 其它性能指标可靠性、集成度、价格等 第四页，共四十页，2022年，8月28日 半导体存储器分类 半导体 存储器 Memory 只读 存储器 ROM 掩膜ROM 可编程ROM（PROM） UV可擦除PROM（EPROM） OTP-ROM (One-Time PROM) 快闪ROM（FLASH-ROM: 整片/块） 电可擦除PROM（E2PROM）（字节、页） 随机存取存储器 RAM 双极型 RAM MOS型 RAM SRAM（双稳态触发器） DRAM（电容） 根据运行时存取（读写）过程的不同分类 第五页，共四十页，2022年，8月28日 静态随机存取存储器（SRAM）特点 1.基本存储电路主要由R—S触发器构成，其两个稳态分别表示存储内容为“0”或为“1”，电源供电?存入的数据才可以保存和读出，掉电?原存信息全部丢失?所谓“易失性”（volatile)。(相对非挥发Nonvolatile) 2.一个基本存储电路能存储一位二进制数，而一个八位的二进制数则需八个基本存储电路。一个容量为M×NB（如64K×8B）的存储器则包含M×N个基本存储电路。这些大量的基本存储电路有规则地排列在一起便构成了存储体区分不同的存储单元?每个单元规定一个地址号。 第六页，共四十页，2022年，8月28日 RAM单元工作原理 (Select=1选中单元) Select=1/Read=? 锁存输入数据 Select=1 /RD =0 三态门开(输出允许) 存储器读操作 数据总线 第七页，共四十页，2022年，8月28日 译码器(Decoder) 将每个代码译成一个特定输出的信号的电路---翻译原意编码器(encoder)若干{0,1}(按一定规律)排在一起,编程不同代码的电路 A0 A1 An-1 (0….00) (0….01) (1….11) =Decoder= (=Encoder=) 2n个输出状态 n个编码信号 实际(大容量):内部 (X/Y)双译码或称复合译码结构。 第八页，共四十页，2022年，8月28日  HM6264参数:8K*8B, 100ns,50/100uA, 55mA, 2V(min)维持电压 RAM存储器芯片举例 HM6264: 256B*32*8B--X:8 Y:5(A0-A3,A10)) HM6116: 16K位=2K*8B—X:7/Y4(A0-A3) 211 第九页，共四十页，2022年，8月28日 SRAM芯片外围电路组成 地址译码器 对外部地址信号译码，用以选择要访问的单元。n个地址信号译码max?2n个输出状态。 A0-12?213，I/O0-7 8位， I/O电路：WE（WR）、OE（RD）、 CE或 CE（CS）。 关键：三态输出/写入锁存 第十页，共四十页，2022年，8月28日 存储器读时序图 /WE为高电平 有效数据 指定地址 A0 A1 An-1 (0….00) (0….01) (1….11) 第十一页，共四十页，2022年，8月28日 存储器写时序图 有效数据 指定地址A0-A12(A19) 第十二页，共四十页，2022年，8月28日 8086/80