提高QFN封装元件焊接质量的分析 .pdf

提高 QFN 封装元件的焊接质量分析 摘要:QFN 封装元件由于具有良好的电和热性能、体积小、重量轻等优点,在电子产品 中越来越广泛的推广和应用, 目前,在航天电子产品中 QFN 也有不少应用。QFN 封装和 CSP 有些相似,但底部不是锡球,它有一个中央裸焊端和周围的电极接触点,均需要焊接到 PCB 上。由于焊盘在元件的底部,焊接后返修困难大,要求每次焊接都要有良好的焊接效 果。 关键字:QFN 封装焊接质量虚焊网板引脚温度曲线返修 1 前言 QFN(Quad Flat No-lead Package,四侧扁平无引脚封装)是一种焊盘尺寸小、体积 小、以塑料和陶瓷作为密封材料的新兴的表面贴装芯片封装技术。封装四侧配置有电极接 触点,没有引脚,封装底部中央位置有一个面积裸露的焊盘,主要有导热和接地作用。由于 QFN 封装不像传统的 TSOP 封装那样具有欧翼状引线,内部引脚于焊盘之间的电路径短,自 感系数以及封装体内部线组很低,所以它能提供卓越的电性能。此外,它还通过外露的引线 框架焊盘提供了出色的散热性能,该焊盘具有直接散热的通道,用于释放封装体内的热量。 通常,将散热焊盘直接焊接在电路板上,并且 PCB 中的散热孔有助于将多余的功耗扩散到铜 接地板中,从而吸收多余的热量。QFN 贴装 占有面积比 QFP 小,高度比 QFP 低,但是当印制 板与封装之间产生应力时,在电极接触处就不能得到缓解。因此电极接触点难于做到 QFP 的引脚那样多,一般从 14 到 100 左右。在我们接触到的 QFN 中以塑料封装的为主,电极接 触点中心距除 1.27mm 外,还有 0.65mm 和 0.5mm 两种。由于它体积小、重量轻、散热 效果好,非常适合应用在高密度印制电路板上,但是由于 QFN 的焊盘主要在元件的底部,它 的焊接效果、检测以及返修是我们关注的焦点。 2 控制散热焊盘上的锡膏量 QFN 中间散热焊盘上的锡膏量的多少是决定元件焊接质量的关键因素。QFN 中间的 大焊盘通常有接地和散热的作用,通常为了避免大功率元件在散热不好的情况下失效,该焊 盘的锡膏量应该尽可能的多以保证接触良好,但是一定要注意网板开口的比例,可以减少虚 焊和短路的发生。中间焊盘的开孔过大,会导致过多的焊锡膏焊接之后容易将元件托高,而 其他的 PIN 脚会因高度不够而虚焊,锡量如果很充足的话,在回流焊时四周焊盘上的焊锡会 被挤到外面,很容易造成锡珠或桥连的发生;而中间焊盘开孔过小,就不能保证元件的散热面 与 PCB 焊盘良好的接触,元件的局部散热效果不好,可能导致元件的失效。 为了减少可能出现的缺陷,可考虑缩减 QFN 底部散热焊盘的网板开口面积。QFN 散 热焊盘的网板开口可以开成一组规则排列的小的方形开口或小的圆形开口组合,也可以开 成不规则的不同形状开口的组合,使加起来总的开口面积达到散热焊盘面积的 50%~80%, 而具体在每块 PCB 板上的锡膏是多少,要根据 PCB 板焊盘上的过孔的大小和多少来觉定, 保证焊后的连接面积最小应该 40%。 3 提高引脚的上锡高度 由于 QFN 的焊点在封装体的下方,并且厚度较薄,X-Ray 对 QFN 焊点少锡和开路很难 检测,只 1 能依靠外部的焊点尽可能地加以判断。在 IPC 标准中,对 QFN 的 PIN 脚的上锡高度 要求是 25%,而为了提高航天电子产品的焊接可靠性,我们在生产过程中要求 QFN 的 PIN 的上锡高度达到 100%,这样也能避免一些引脚发生虚焊的现象。为保证焊锡的爬升高度达 到要求,我们主要从以下两方面考虑: 3.1 使 PCB 上 PIN 焊盘锡膏量足够使焊锡爬升到引脚上 网板设计是保证形成最优最可靠焊点的第一步,网板漏孔的尺寸与 PIN 焊盘尺寸推荐 采用 1:1 的比例,针对间距在 0.4mm 及以下的细间距 QFN,网板漏孔宽度应稍微內缩一点, 以免发生桥连;而对于间距较大的 QFN,为保证锡膏量足够,可以将漏孔的长度向外扩展。在 印刷锡膏后一定要仔细检查每个 PIN 焊盘上的锡膏图形是否完整。 3.2 防止元件在焊接前以及再流焊过程中发生氧化 元件侧面引脚裸露在外,很容易氧化,造成焊接时不易上锡,在焊接前要对元件进行预烘 处理,然后放置在防潮柜中,尽量避免发生氧化。我们使用的是全热风回流焊炉,在焊接前通 常根据具体的 PCB 尺寸、PCB 上的元件密度以及 QFN 芯片在 PCB 上的具体位置反复测 取炉温曲