一种微处理器系统复位时IO输出状态保持电路.pdfVIP

下载本文档

2
0
约7.94千字
约 7页
2023-10-08 发布于四川
举报
版权申诉

一种微处理器系统复位时IO输出状态保持电路.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本实用新型提供一种微处理器系统复位时IO输出状态保持电路，包括：微处理器U1、计数器U2、锁存器U3、滤波电容C1、限流电阻R1～R8。所述微处理器U1数据输出端口连接至所述锁存器U3数据输入端口，所述微处理器U1数据输入端口通过所述限流电阻R1～R8连接至锁存器U3输出端口，所述微处理器U1的CLK输出端连接至计数器U2的CLK输入端口，计数器U2的指定输出端口连接至锁存器U3的LE端口，同时通过滤波电容C1连接至电源地。本实用新型采用锁存器对微处理器的输出IO端口与实际输出端口进行隔离。同时

(19)中华人民共和国国家知识产权局 (12)实用新型专利 (10)授权公告号 CN 210605433 U (45)授权公告日 2020.05.22 (21)申请号 20192