CPLD实验报告记录表_2.docVIP

CPLD实验报告记录表 姓名： 班级： 学号： 成绩：___教师填写 评语____ 一 实验名称 实验五、显示驱动电路的设计 二 实验目的 （1）掌握七段译码器的工作原理。 （2）学会显示驱动电路的VHDL语言设计。 （3）学会运用波形激励来仿真程序的正确性。 （4）了解数码管扫描显示的原理及实现。 三 实验原理 数码管分共阴极和共阳极两种，有七段和八段之分，八段比七段多一个小数点，可使用相应的数码管译码芯片来驱动它。利用人的视觉暂留效应可以实现一片显示译码驱动芯片驱动多个数码管，方法是将阴极连接译码器的输出，译码器的输入为位选信号。 数码管位分布图1. 七段数码管电路的设计 数码管位分布图 源程序 Library ieee; Use ieee.std_logic_1164.all; Entity shuma_7 is Port(a:in std_logic_vector(3 downto 0); y:out std_logic_vector(6 downto 0) ); End; Architecture rtl of shuma_7 is Begin process(a) begin case a is when0000=y=1111110; when0001=y=0110000; when0010=y=1101101; when0011=y=1111001; when0100=y=0110011; when0101=y=1011011; when0110=y=1011111; when0111=y=1110000; when1000=y=1111111; when1001=y=1111011; when1010=y=1110111; when1011=y=0011111; when1100=y=1001110; when1101=y=0111101; when1110=y=1001111; when1111=y=1000111; when others=y=ZZZZ; end case; end process; end; （2）真值表 输入 输出 数字 A3 A2 A1 A0 Ya Yb Yc Yd Ye Yf Yg 字型 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 1 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0 0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 1 0 1 1 9 10 1 0 1 0 1 1 1 0 1 1 1 A 11 1 0 1 1 0 0 1 1 1 1 1 B 12 1 1 0 0 1 0 0 1 1 1 0 C 13 1 1 0 1 0 1 1 1 1 0 1 D 14 1 1 1 0 1 0 0 1 1 1 1 E 15 1 1 1 1 1 0 0 0 1 1 1 F 2.二个2位二进制数相乘电路 （1）源程序 Library ieee; Use ieee.std_logic_1164.all; Entity plus is port(a,b,c,d:in std_logic; y:out std_logic_vector(3 downto 0)); end; Architecture rtl of plus is signal m:std_logic_vector(3 downto 0); begin m=abcd; process(m) begin case m is when0000=y=0000; when0001=y=0000; when0010=y=0000; when0011=y=0000; when0100=y=0000;