FPGA原型验证平台的以太网降速器及数据传输方法.pdfVIP

下载本文档

14
0
约1.7万字
约 14页
2023-11-04 发布于四川
举报
版权申诉

FPGA原型验证平台的以太网降速器及数据传输方法.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

本发明公开了一种FPGA原型验证的以太网降速器及数据传输方法，其中以太网降速器包括依次连接的：数据接收模块用于接收外部以太网测试仪器输出的以太网数据；接收控制模块用于将以太网数据的时钟域转换为FPGA慢速时钟域，将以太网数据存储至数据缓存单元中，并实时监控数据缓存单元的数据存储状态；MII接口转换模块用于将以太网数据的工作协议速率转化为目标协议速率，获取以太转化数据；编码模块用于对以太转化数据进行编码和扰码，以获取编码数据；位宽转换模块用于将编码数据的位宽转换为预设接口位宽；本发明解决了低时钟频

(19)国家知识产权局 (12)发明专利申请 (10)申请公布号 CN 116996590 A (43)申请公布日 2023.11.03 (21)申请号 202310805288.9 (22)申请日 2023.07.03 (71)申请人芯启源（上海）半导体科技有限公司