ilinFPGA引脚功能详细介绍.docxVIP

Ｘｉｌｉｎｘ ＦＰＧＡ 引脚功能详细介绍注：技术交流用，希望对大家有所帮助。 IO_LXXY_# 用户 IO 引脚 XX 代表某个 Bank 内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿敏感，#代表 bank 号 IO_LXXY_ZZZ_# 多功能引脚 ZZZ 代表在用户 IO 的基本上添加一个或多个以下功能。 Dn：I/O（在 readback 期间），在 selectMAP 或者 BPI 模式下，D[15:0]配置为数据口。在从 SelectMAP 读反馈期间，如果 RDWR_B=1，则这些引脚变成输出口。配置完成后，这些引脚又作为普通用户引脚。 D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0 是数据的最低位， 在 Bit-serial 模式下，DIN 是信号数据的输入；在 SPI 模式下，MISO 是主输入或者从输出； 在 SPI*2 或者 SPI*4 模式下，MISO1 是 SPI 总线的第二位。 D1_MISO2，D2_MISO3：I，在并口模式下，D1 和 D2 是数据总线的低位；在SPI*4 模式下，MISO2 和 MISO3 是 SPI 总线的 MSBs。 An：O，A[25:0]为 BPI 模式的地址位。配置完成后，变为用户I/O 口。 AWAKE：O，电源保存挂起模式的状态输出引脚。SUSPEND 是一个专用引