数电课件：第十一章 数－模和模－数转换.ppt

1.并联比较型A/D转换器的优点是转换速度快，转换时间可达50ns以下。另外此电路可不用取样－保持电路，因为比较器和寄存器有这样的功能。特点：2.并联比较型A/D转换器的缺点是需要较多的电压比较器和触发器,n位需要2n-1比较器3.并联比较型A/D转换器的转换精度主要取决于量化电平的划分，划分越细，精度越高，但所用的比较器和触发器的数目越多。另外转换精度与参考电压、电阻及运放也有关。P531-532原理：取一个数字量加到D/A转换器上，则可得到一个对应的输出模拟电压。将这个模拟电压和输入的模拟电压信号相比较。如果两者不相等，则调整所取得数字量，直到两个模拟电压相等为止，最后所取得数字量即为所求的转换结果。在反馈比较型A/D转换器中经常采用的有计数型和逐次渐进型两种。11.3.4反馈比较型A/D转换器1.计数型A/D转换器图11.3.8为计数型A/D转换器的原理框图P532由框图可知，计数型A/D转换器它是由比较器C、D/A转换器、计数器、脉冲源、控制门G以及输出寄存器等几部分构成。图11.3.8P532取一个数字量“D”加到DAC上，得到模拟输出电压vo，将该值与输入电压vI比较，如两者不等，则调整D的大小，到相等为止，则D为所求值工作原理：图11.3.8P532a.将计数器清零，且vL＝0。此时门G被封锁，计数器不工作，计数器输出为0，则vo＝0；如果vI0，则vIvo，比较器的输出电压vB＝1；图11.3.8工作过程如下：P532b.当vL为高电平时，开始进行转换，脉冲源发出的脉冲经过门G加到计数器时钟脉冲输入端CLK，计数器开始加法计数。随着计数的进行，D/A转换器的输出电压不断增加。图11.3.8c.当增加到vI＝vo时，比较器输出vB变成低电平，并将门G封锁，计数器停止计数，此时计数器的状态就是所求的输出数字信号。P532注：a.由于转换过程中计数器的数字不断变化，所以不能将计数器的状态做为输出的数字信号，而是在输出端设置可输出寄存器，并在vL的下降沿的控制下，寄存器的状态为最终的输出数字信号。图11.3.8b.此方案的缺点是转换时间长。当输出为n位二进制数码时，最长的转换时间是2n－1倍的时钟脉冲信号周期。由于此电路结构简单，常用在对转换速度要求不高的场合。P533故为了获得高精度的D/A转换器，不仅要有高的分辨率，还要选用高稳定度的参考电压VREF和低漂移地运算放大器与之配合，才可能获得较高的转换精度。注：目前常用的有两类D/A转换器：一类只包含电阻网络（或恒流源电路）和模拟开关；另一类除此之外还包含运算放大器及参考电源发生电路。对于第一类必须外接参考电压和运算放大器，应该注意合理确定参考电压源稳定度和运算放大器的零点漂移的要求。二、D/A转换器的转换速度当D/A转换器输入的数字量发生变化时，输出的模拟量并不能立即达到所对应的输出电压，它需要一段建立时间。通常用建立时间tset来定量描述D/A转换器的转换速度。P522-524建立时间tset：从输入的数字量发生突变开始，直到输出电压进入与稳态值相差±1LSB/2范围以内所用的时间。如图11.2.20所示。注意：由于数字量的变化越大，建立的时间就越长，故一般产品给出的是输入从全0跳变到全1(或反之）时的建立时间。P524*在外加运算放大器的D/A转换器中，由于运算放大器的转换速度会影响D/A转换器的转换速率，故应选用转换速率高的运算放大器，以缩短运算放大器的建立时间。目前在不包含运算放大器的D/A转换器中，tset最小为0.1μs以内；在包含运算放大器的集成D/A转换器中，tset最小为1.5μs以内。P524例11.2.1在10位倒T形电阻网络D/A转换器CB7520中，外接参考电压VREF＝10V，为保证VREF偏离标准值所引起的误差小于（1/2）LSB，试计算VREF的相对稳定度应取多少？解：a.计算1LSB/2所对应的输出电压：当LSB＝1,其余为0时，输出电压为n位倒T形电阻网络的输出电压为最低位P522故（1/2）LSB的输出电压绝对值为对于CB7520b.计算由于VREF的变化△VREF所引起的输出电压的变化△vo在n位D/A转换器中，△VREF引起的输出电压的变化为：P522则当输入的数字量全为1时，误差最大，但应小于等于1LSB/2，故对于CB7520则有则参考电压的相对稳定度为而允许参考电压的变化量仅为注：上面计算为输入、输出处于稳态下得出的，输入静态误差。在动态时，还有附加的动态转换误差。P523例11.2.2某