《基于Proteus的数字电路分析与设计》课件第6章锁存器和触发器.ppt

?状态图?T触发器特性表?T触发器特性方程011110101000TT?T触发器特性方程6.2.4触发器功能汇总目前生产的时电平触发制触发器定型产品中只有JK触发器和D型触发器。其它功能的触发器可由这两种触发器转化而成。?JK、D触发器转化为T′触发器6.2.6触发器的功能转换?将JK转换成D4.2.6触发器的功能转换?将D触发器转换为T4.2.6触发器的功能转换小结锁存器和触发器是构成各种时序逻辑电路的基础，它和门电路一样，是数字系统中的基本逻辑单元电路，它与门电路的最主要区别是具有记忆功能，可以存储1位二值信号。锁存器是对时钟信号电平敏感的电路。基本SR锁存器由输入信号电平直接控制其状态，电平触发锁存器在时钟信号的高电平或低电平期间，接收输入信号改变其状态。触发器是对时钟信号的边沿敏感的电路，根据不同的电路结构，它们在时钟信号的上升沿或下降沿接收输入信号改变其状态。小结触发器的电路结构和逻辑功能是两个不同的概念，两者之间没有必然的联系。同一种逻辑功能的触发器，可以用不同的电路结构形式来实现，反过来，用同一种电路结构，也可以实现不同功能的触发器。按照电路结构的不同，触发器可分为主从触发器、边沿触发器。按照功能的不同，触发器可分为SR触发器、D触发器、JK触发器、T触发器和T＇触发器，触发器的功能可以互相转化。第6章锁存器和触发器6.0概述6.1SR锁存器6.2触发器双稳态电路（BistateElements）问题：由于电路没有输入，无法控制或改变它的状态。电路有两个稳定工作状态：6.0概述1.低电平输入有效的SR锁存器(1)电路结构和符号(2)输入输出关系111001不变000110116.1SR锁存器2.锁存器的状态(1)0态、1态、非正常态(2)现态和次态现态（PresentState）：锁存器在接收信号之前所处的状态，用Qn表示；次态（NextState）：锁存器在接收信号之后建立的新的稳定状态，用Qn+1表示。称为0态，称为1态，或称为非正常态。6.1SR锁存器(3)低电平输入有效的SR锁存器的状态特性表：SRQnQn+1000001010011100101110111010011??（约束条件）110001101000110××SQn+1RQn16.1SR锁存器2.高电平输入有效的SR锁存器(1)电路结构和逻辑符号S、R称为触发脉冲输入端，S为置位（Set）端，R为复位（Reset）端。逻辑符号电路图6.1SR锁存器(2)输入和输出的关系不变01100000011011SR00输出不变0110100111006.1SR锁存器00对于由或非门构成的基本SR锁存器采用正脉冲触发。例：已知输入S、R波形图，试画出、波形图，设SR锁存器的初态为0。不变01100000011011SR1000100010006.1SR锁存器QQ例：已知输入S、R波形图，试画出Q、Q波形图，设SR锁存器的初态为0。当SR锁存器输入端同时加1时，Q和Q都变成了0。当S、R同时由1→0时，触发器的输出将会出现由0→1→0…反复切换。6.1SR锁存器3.SR锁存器的应用6.1SR锁存器引脚排列图功能仿真图集成电路74LS279内含4个SR锁存器，输入信号低电平有效。3.SR锁存器的应用：6.1SR锁存器利用74LS279的锁存功能，可以设计防抖动开关。CP=0：基本SR锁存器输入端均为1，状态保持不变1.电路结构和逻辑符号基本SR锁存器时钟脉冲CP=1：S、R通过与非门作用于基本SR锁存器6.