《电工电子技术》课件——模块九 时序逻辑电路.pptxVIP

1.时序逻辑电路概念、特点等基础知识。

2.RS触发器、JK触发器、D触发器、T触发器、T′触发器的逻辑功能及应用。

3.555定时器的功能及三种典型的应用电路。

4.时序逻辑电路的分析方法，中规模集成计数器、寄存器的逻辑功能及应用。

;知识目标：

1.理解时序逻辑电路的概念，了解时序逻辑电路的分类。

2.掌握各类触发器的逻辑功能。

3.掌握555定时器的功能及三种典型的应用电路。

4.掌握简单时序逻辑电路的分析方法。

5.掌握常用集成计数器、寄存器的逻辑功能。

能力目标：

1.能根据触发器逻辑符号，识读其功能。

2.能用555定时器构成多谐振荡器、定时电路。

3.能够查阅手册，识读集成触发器、计数器和寄存器的引脚和功能。

4.会使用集成触发器、计数器、寄存器等器件。;案例导入;;1、触发器的基本特性：（1）记忆功能；（2）有两个互补输出端Q和;一、基本RS触发器;Q;Q;逻辑功能的特性表描述;基本RS触发器特

性表的简化表示;波形分析举例;同学简述原理;优点;二、同步RS触发器;（1）电路结构与工作原理;（2）逻辑功能与符号;;;一、主从JK触发器;;下图是主从JK触发器的波形图，由此能更直观地看出触发器的状态改变是在时钟脉冲从1→0时才发生的。;【例9-1】设主从JK触发器的时钟脉冲和J、K信号的波形如图所示，画出输出端Q的波形，设触发器的初始状态为0。

;工作特点：

只能在CP上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在CP上升沿(或下降沿)时刻翻转。

而在CP=0或CP=1期间，输入信号的变化对触发器的状态均无影响。;;应用举例：应用74HC112中的一个JK触发器便可组成如图所示的单按钮电子开关电路。图中引脚2、3、16接电源+VCC，即有1J=1K=1，电路为计数翻转状态。4、15脚也与电源接，即，异步置0、置1功能处于无效状态。手指每按一下开关SB，1Q的输出状态就翻转一次。若原来1Q为低电平，它使三极管VT截止，继电器KA失电不工作，按一下开关SB，1Q翻转为高电平，VT饱和导通，继电器KA得电工作。若再按一下SB，则1Q翻转恢复为低电平，VT截止，继电器KA失电停止工作。通过继电器KA，可以控制其它电器的开停。如台灯、电风扇等等。

;;Qn+1=D;;;(1)弄清时钟触发沿是上升沿还是下降沿。;★触发器由门电路构成，因此，门电路的应用

注意事项在这里多适用。例如，TTL触发器的输

入端悬空相当于输入高电平，而CMOS触发器

的输入端不允许悬空。;9.2555定时器及其应用;;一、555定时器电路结构、封装、引脚、电路符号;;;;uC;uC;当uC下降到TH=TR=uC≤1/3

VCC时，uO重新跃变为高电平，同时放电管V截止，C又被充电，uC上升，电路又返回到暂稳态Ⅰ。;电容C如此循环充电和放电，使电路产生振荡，输出矩形脉冲。;;;1.稳定状态;2.触发进入暂稳态;3.自动返回稳定状态;;课堂讨论：叙述电路原理;三、555定时器构成施密特触发器;;应用举例;2．光控开关电路;应用举例;应用举例;计数器是用来累计时钟脉冲（CP脉冲）个数的时序逻辑部件。它是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。

它不仅可以计数，还可以对CP脉冲分频，以及构成时间分配器或时序发生器，对数字系统进行定时、程序控制操作。此外，还能用它执行数字运算。;按CP脉冲输入方式分类;按计数器增减趋势分类;按数制分类;回章节目录;;（2）写状态方程;CP序列;[例2]分析下图电路的功能。;回章节目录;画时序波形图和状态图;一、集成计数器74LS161;异步清0（优先）;若输入计数器的CP脉冲频率为f，则从Q0端输出脉冲频率为f/2，称Q0端是计数脉冲CP的2分频信号，Q1端是计数脉冲CP的4分频信号，Q3端是计数脉冲CP的16分频信号。N进制计数器可实现n分频。

;;一、集成计数器——74LS161;二、集成计数器——74LS192;二、集成计数器74LS192;计数器作加法计数时，在CPU端第9个输入脉冲上升沿作用后，计数状态为1001，当其下降沿到来时，进位输出端产生一个负的进位脉冲，第10个脉冲上升沿作用后，计数器复位；;;寄存器是用来暂时存放二进制代码、指令、运算数据或结果的逻辑部件。寄存器按功能可分为数码寄存器和移位寄存器。;回章节目录;一、74LS175的引脚排列图;二、74LS175的功能表;三、74LS175应用举例;回章节目录;一、单向四位移位寄存器;回章节目