探寻FPGA LAB底层资源、复位、上电初值.docx

一、LAB内部资源

CycloneIII每个LAB包括16个LE，每个LAB还包括LABcontrolsignals、LEcarrychains、Registerchains、Localinterconnect，需要对LABcontrolsignals有所了解。

每个LAB的LABcontrolsignals包括TwoClocks、Twoclockenables、Twoasynchronous clears、Onesynchronousclear、onesynchronousload，这些信号都是LAB-wide作用的。

LAB-wide:比如某个LE的register使用的时钟是clk1,那么这个clk1的作用域是整个LAB，此LAB内任何一个register都连接了此clk1，或者说clk1走的是LAB内的时钟网络，注意，虽然作用域是整个LAB，但是任意某个LE可以选择不用此时钟。这就像，家里的水龙头，整栋楼使用的是同一个供水管道

（作用域：整栋楼），但是对于各家各户，提供给你们家的只是一个水龙头（接口），你可以选择打开或者不用。对于CycloneIII每个LAB有Twoclocks，这就是说这个楼有两个供水管道，每户人家可以选择打开水龙头A或者水龙头B，或者不用水。但是，想打开水龙头C，对不起，这栋楼只有两个供水管道（假设每个管道只提供给各户一个接口）。

有了上边的概念，一切就简单了。

Twoclocks：两个时钟域的不同LEs,可以位于同一个LAB模块内，但是三个时钟域的不同LEs，绝对不同位于同一个LAB中，编译时，布局布线时，编译器会自动把这些LEs分配到不同的LAB内，如果通过ChipPlannerECO改动不同时钟域(三个以上)的LEs到同一个LAB编译时会报错；

Onesynchronousclear：同一个LAB只有一个同步复位线，不同同步复位的LEs不能位于一个LAB

内！

其它LAB内控制信号亦如此！二、谈一谈复位的问题

1、在assignment-setting-DeviceandPins-General中Enabledevice-widereset(DEV_CLRn)，打勾，使能全局清零管脚，不打勾，这个脚就是普通IO脚，这个脚只能chip-wide寄存器清零，不能置1，一般不用此脚当复位脚！因为复位后有些初值不希望是0，而且这个复位脚只能对寄存器清0，对组合逻辑无效。

2、对于有些系列的FPGA的LE有同步复位，同步置位端，这种情况使用同步复/置位，比较省资源，但是对于没有同步复位端的FPGA，在程序中使用同步复/置位，会占用大量的组合逻辑资源，所以不推荐使用同步复/置位。

对于CycloneIII，LE有sclr和sload端，但是即使程序使用的同步复位，编译器默认也不会使用sclr

端口，反而会用很多LUT资源实现同步复位功能，设置编译器：Analysis$SynthesisSetting-moresetting

-Fourceusesynchronousclearsignals，这样才会编译成使用sclr专用端口的同步复位；对于同步置位，由于软件中没有对应的设置，所以即使程序写的同步置位，也很难在编译时使用sload端口。所以，不推荐使用这种方式！

3、异步复位，异步复位同步释放是推荐的方式！三、全局时钟网络

CycloneIII有20个全局时钟网络，GCLKs。

注意：全局资源只有这20个全局时钟网络，任何走全局线的信号都是用的这20个GCLKs中的某一个，不是只有全局时钟才用全局时钟资源。全局资源可以连接到chip中任意一个LE，相当于这个小区都是用的这个管道。

有个住宅小区（chip），30栋楼（30个LAB），有个很粗的送水管道（全局时钟网络GCLK,chip-wide）接到各栋楼，每栋楼又有细管道（clock,clr,sclr,LAB-wide）接此粗管道到各户人家。

哪些用的全局资源，viewreport-Fitter-ResourceSection-Glogal%Otherfastsignals/Non-GlobalHighfan-outsignals可以看到具体的情况（下图），如果想改某个信号到全局线上（比如fan-out太多），可以右键，