原创力文档- 1、本文档共5页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
实验报告
学院：专业：班级：
姓名学号实验组
实验时间指导教师成绩
实验项目
8-3编码器
名称
实1.学习编码器的功能和定义，学习Verilog或VHDL语言
验
2.熟悉利用QuartusII数字电路的基本流程和QuartusII软件的基本操作
目
的3.学会使用VectorWave波形仿真
实
验
计算机
仪
器
实在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出），把二进制码按一定的
验规律排列，例如8421码、格雷码等，使每组代码具有一定的含义（代表某个数字或控制信号）称为编码。
原具有编码功能的逻辑电路称为编码器。编码器有若干个输入，在某一时刻只有一个输入被转换为二进制码。
理例如8线—3线编码器和10线—4线编码器分别有8位输入、3位输出和10位输入、4位输出。
moduleencoder83(sw,led);//定义模块
input[7:0]sw;//定义8位输入信号，输入端口为sw
wire[7:0]sw;//定义8位内部结点数据类型变量
output[2:0]led;//定义3位输出信号，输出端口为led
reg[2:0]led;//定义3位寄存器类型变量
always@(sw)//一直循环检测sw信号，当sw为真时，执行begin语句
实
验
begin
内
容
case(sw)//定义分支语句
8b0000_0001:led=3b000;//当输入信号是位宽为8位的二进制数据时,输出信号为
位宽为3位的二进制数据000
8b0000_0010:led=3b001;//当输入信号是位宽为8位的二进制数据时,输出信号为
位宽为3位的二进制数据001
8b0000_0100:led=3b010;//当输入信号是位宽为8位的二进制数据时,输出信号为
位宽为3位的二进制数据010
8b0000_1000:led=3b011;//当输入信号是位宽为8位的二进制数据时,输出信号为
位宽为3位的二进制数据011
8b0001_0000:led=3b100;//当输入信号是位宽为8位的二进制数据时,输出信号为
位宽为3位的二进制数据100
8b0010_0000:led=3b101;//当输入信号是位宽为8位的二进制数据时,输出信号为
位宽为3位的二进制数据101
8b0100_0000:led=3b110;//当输入信号是位宽为8位的二进制数据时,输出信号为
位宽为3位的二进制数据110
8b1000_0000:led=3b111;//当输入信号是位宽为8位的二进制数据时,输出信号为位宽为3位
的二进制数据111
default:
文档评论（0）