第4章主存储器.pptVIP

5.RambusDRAM（RDRAM）Rambus公司研制，着重提高存储器频率带宽。RDRAM与CPU之间通过专用的RDRAM总线传送数据，而不是常用的RAS、CAS、WE、CE信号。采用异步成组数据传输协议，开始时需要较大的存取时间（例如48ns），以后可达500MB/s的传输速率。Rambus得到Intel公司的支持，其高档的PentiumIII处理器将采用RambusDRAM结构。6.集成随机存储器（IRAM）将整个DRAM系统集成在一个芯片内，包括存储单元阵列、刷新逻辑、裁决逻辑、地址分时、控制逻辑及时序等。片内还附加有测试电路。7.ASICRAM根据用户需求而设计的专用存储器芯片，它以RAM为中心，并结合其他逻辑功能电路。例如，视频存储器（videomemory）是显示专用存储器，它接收外界送来的图像信息，然后向系统提供高速串行信息。4.8半导体存储器的组成与控制1、主存储器与CPU的连接地址线的连接数据线的连接控制信号线的连接主存储器与CPU的连接D0,D1WEACS2K×2D0D1A10-0MREQ#R/W#CPUD1~D02.存储器容量扩展1个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差巨，所以需要在字向和位向进行扩充才能满足需要。（1）位扩展位扩展指的是用多个存储器器件对字长进行扩充。位扩展的连接方式是将多片存储器的地址、片选己、读写控制端R／W可相应并联，数据端分别引出。（1）位扩展A0～A13CS16K×4R/WD0～D3A0～A13CS16K×4R/WD0～D3D0～D3D4～D7D0～D7R/WCSA0～A13DRAM的单管存储单元:读DRAM的单管存储单元:写单管DRAM的存储矩阵读操作行选择线为高电平，使存储电路中的T1管导通，于是，使连在每一列上的刷新放大器读取电容C上的电压值。刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑“0”或者逻辑“1”。列地址（较高位地址）产生列选择信号，有了列选择信号，所选中行上的基本存储电路才受到驱动，从而可以输出信息。在读出过程中，选中行上的所有基本存储电路中的电容都受到打扰，因此为破坏性读出。为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。写操作行选择线为“1”；T1管处于可导通的状态，如果列选择信号也为“1”则此基本存储电路被选中，于是由数据输入／输出线送来的信息通过刷新放大器和T1管送到电容C。刷新虽然进行一次读／写操作实际上也进行了刷新，但是，由于读／写操作本身是随机的，所以，并不能保证所有的RAM单元都在2ms中可以通过正常的读／写操作来刷新，由此，专门安排了存储器刷新周期完成对动态RAM的刷新。

?集成度高，功耗低

?具有易失性，必须刷新。

?破坏性读出，必须读后重写

?读后重写，刷新均经由刷新放大器进行。

?刷新时只提供行地址，由各列所拥有的刷新放大器，对选中行全部存储细胞实施同时集体读后重写(再生)。

DRAM的电气特征：内部结构——16K×12.DRAM存储芯片实例NCDINWERASA0A2A1GND————————VCCCASDOUTA6A3A4A5A7————————11621531441351261171089Intel2164(64K×1)引脚A0～A7：地址输入线RAS：行地址选通信号线，兼起片选信号作用（整个读写周期，RAS一直处于有效状态）CAS：列地址选通信号线WE：读写控制信号0-写1-读Din：数据输入线Dout：数据输出线DRAM时序读周期：行地址有效?行地址选通?列地址有效?列地址选通?数据输出?行选通、列选通及地址撤销DRAM时序写周期：行地址有效?行地址选通?列地址、数据有效?列地址选通?数据输入?行选通、列选通及地址撤销3.DRAM的刷新(1)DRAM的刷新不管是哪一种动态R