原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
数字电路EDA课程设计
多
功
数
字
钟
学校：华中科技大学文华院
专业：电气工程及其自动化
班级：2010级3班
姓名：***
学号:************
指导老师：***
制作日前：2012-6-19
目录
一：内容摘要
二：关键词
三：实验要求
四：总体方案
五：顶层逻辑电路组成及信号定义
六：各底层模块设计
七:下载
八：实验中遇到的问题及解决方法
九：心得体会
十：参考文献
2
一：内容摘要
利用QuartusII软件，结合所学的数字电路的知识设计一个24时多功能数
字钟，具有正常分、秒计时，动态显示、快速校分、整点报时、时段控制的功能。
分析整个电路的工作原理，分别说明各子模块的设计原理和调试、仿真、编
程下载的过程，并对最终结果进行总结，最后提出在实验过程中出现的问题和解
决的方案。
通过实验掌握一些逻辑组合器件的基本功能和用法，同时体会利用软件设计
电路的方便快捷，避免硬件布线的繁琐，提高效率。
二：关键词
数字计数器动态显示快速校分整点报时时段控制quartus
三：实验要求
1.设计要求：（1）小时计数器为8421BCD码24进制；分和秒计数器为8421BCD
码60进制计数器；（2）扩展功能：校时和校分；整点报时；时段控制。
2.设计方法：用硬件描述语言（VerilogHDL语言）和电路图设计的方法在
QuartusII软件系统平台上建立数字电子钟电路的顶层文件并完成编译很仿真。
3.设计实现：将若干底层模块打包组成整个多功能数字钟的顶层模块，仿真及下
载到可编程逻辑器件上，从而实现各项功能。
四：总体方案
按照上述实验要求，本次电子数字时钟实验，基本核心功能是计时模块，次
功能通过两个模60计数器及一个模24计数器级联既可以实现计时模块，另外有
报时模块；时段控制模块；校时模块。整体方案图如下：
3
由上述方案可以看出，通过输入秒时钟信号，在显示器上显示计时，通过信号
SWM和SWH可以校分和校时，整点报时模块连接蜂鸣器，实验中用发光二极
管显示代替，时段控制通过发光二极管显示。
五：顶层逻辑电路组成及信号定义
顶层逻辑电路如下
信号定义：
SW[15]校分信号；SW[16]校时信号；SW[17]]秒时钟信号；SW[0]1khz信号；
CLOCK_5050Mhz信号；LEDR[0]时段控制信号显示；LEDG[0]报时信号显示；
HEX[6..0]计时信号显示。
上述顶层逻辑电路包括分频模块；计时模块；报时模块；时段控制模块；校
时模块和译码模块。
4
六：各底层模块设计（包括VerilogHDL语言或电路原理图及仿真。）
1：时钟模块
电路原理图
仿真图
打包图
文档评论（0）