原创力文档- 1、本文档共109页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
Gowin时钟资源(Clock)
用户指南
UG286-1.9.1,2021-10-12
版权所有©2021广东高云半导体科技股份有限公司
、Gowin、高云、小蜜蜂以及晨熙均为广东高云半导体科技股份有限公司注册商
标,本手册中提到的其他任何商标，其所有权利属其拥有者所有。未经本公司书面许可，任
何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传
播。
免责声明
本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任
何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体
概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和／或使用不作任何
明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知
识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准
确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，
恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。
版本信息
日期版本说明
2016/05/181.05初始版本。
2016/07151.06标准化插图。
2016/08/311.07适用GW2A系列FPGA产品。
2016/10/271.08适用GW2AR系列FPGA产品。
2017/09/221.09根据最新软件原语库修改。
2017/10/161.10增加GW1N的对应描述及相关示意图。
2018/01/051.2更新高速时钟相关内容。
2018/04/201.3更新PLL端口及参数信息。
2019/12/041.4完善原语描述。
2020/08/181.5章节调整及内容优化。
2021/01/141.6增加PLLO，OSCO，CLKDIVG和DCCG模块内容。
rPLL增加了CLKOUTD3的时序关系；
2021/02/011.7更新PLLO描述内容；
新增GW1NR-2、GW2AN-55C器件。
2021/04/131.7.1删除GW1NZ-2器件。
增加器件GW1N-2B、GW1N-1P5、GW1N-1P5B、
2021/06/181.8GW1NR-2B、GW2AN-18X和GW2AN-9X；
更新IP调用部分截图，删除Help内容。
2021/9/101.9增加锁相环相关内容。
更新PLLIPcore调用时不同场景介绍；
2021/10/121.9.1
更新CLKDIVG来源描述。
目录
目录
目录i
图目录iii
表目录v
1关于本手册1
1.1手册内容1
1.2相关文档1
1.3术语、缩略语1
1.4技术支持与反馈2
2概述3
2.1全局时钟3
文档评论（0）