原创力文档- 1、本文档共21页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
EDA课程设计
工程名称基于FPGA地计数器地设计
专业班级通信102班
学生姓名青瓜
指导教师
2013年5月28日
摘要
本课程设计要完成一个1位十进制计数器地设计.计数器是大规模集成电路中运用
最广泛地结构之一.在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实
现很多复杂地功能,可以大量减少电路设计地复杂度和工作量.讨论了一种可预置加减
计数器地设计,运用VerilogHDL语言设计出了一种同步地可预置加减计数器,该计数
器可以根据控制信号分别实现加法计数和减法计数,从给定地预置位开始计数,并给出
详细地VerilogHDL源代码.最后,设计出了激励代码对其进行仿真验证,实验结果证明
该设计符合功能要求,可以实现预定地功能.
关键词：计数器；VerilogHDL；QuartusⅡ；FPGA；
Abstract
Thiscourseisdesignedtocompleteaonedecimalcounterdesign.ThecounterisLSIstructureinoneof
themostwidelyused.IntheanaloganddigitalICdesigns,theflexibilitytoselectthecountercanachieve
alotwiththeuseofcomplexfunctions,cansignificantlyreducethecomplexityofcircuitdesignand
workload.Discussesapresettabledowncounterdesign,usingVerilogHDLlanguagedesigneda
synchronouspresettabledowncounter,thecountercanbeimplementedaccordingtothecontrolsignalsare
countedAdditionandsubtractioncountingfromagiventhepresetstartscounting,andgivesdetailed
VerilogHDLsourcecode.Finally,thedesignoftheincentivecodeitssimulation,experimentalresults
showthatthedesignmeetsthefunctionalrequirements,youcanachievetheintendedfunction.
Keywords:Decimalcounter。VerilogHDL。QuartusⅡ。FPGA。
目录
摘要I
AbstractII
第1章绪论.1
1.1计数器地种类.1
1.2计数器地发展.1
文档评论（0）