第4章 本科精品课件.pptx

第4章时序逻辑电路;4.1时序逻辑电路的结构模型;时序逻辑电路的描述方法;（2）状态表;Qn;时序逻辑电路的分类;两类存储单元电路：;锁存器和触发器工作波形示意图:;1.RS锁存器的电路结构及逻辑符号;2.RS锁存器的逻辑功能分析;②SD=0;RD=1(置0信号有效):;④SD=1;RD=1(置0、置1同时信号有效):;由与非门构成的RS锁存器：;3RS锁存器的功能描述;3.RS锁存器的功能描述;（3）状态图;（4）RS锁存器工作波形图

（初态假设为0）;门控锁存器;门控锁存器;RD=R·C;1)门控RS锁存器特性方程:;C;;2.门控D锁存器;1）当C=0时,RD=SD=1,电路处于保持状态;;2）D锁存器特性表:;;4.3触发器;;部分常用集成触发器;

触发器分类（按功能）：JK触发器、D触发器、

T触发器T触发器

;D触发器特性表;JK触发器特性表;JK触发器特性方程:;4.4不同逻辑功能触发器间的转换

公式法：比较两个特性方程，找出转换关系，方法直接简单。

图表法：根据期待触发器的特性表得到已有触发器驱动方程，方法万用、需要用卡诺图化简。;公式法的转换步骤:

(1)写出已有触发器和期待有的触发器的特性方程;

(2)将期待有的触发器的特性方程变换成已有触发器特性方程的形式;

(3)比较两个触发器的特性方程，求出转换电路的逻辑表达式;

(4)画出逻辑电路图。

;例:把JK触发器转换为D触发器.;

例：D触发器转换为JK触发器

待求的JK触发器的特性方程为:Qn+1=JQn+KQn

转换逻辑为

图4-31所示为D触发器转换为JK触发器的逻辑图。;;

例：D触发器转换为T触发器

T触发器的特性方程为

转换逻辑为

D触发器转换为T触发器的逻辑图如图4-32所示。;;图表法：根据期待触发器的特性表得到已有触发器驱动方程，方法万用、需要用卡诺图化简。;例:把RS触发器转换为JK触发器;(3)对驱动表进行卡诺图化简，求出已有触发器的驱动方程;

;(4)根据驱动方程画出逻辑电路图。;4.5时序逻辑电路的分析;

;时序逻辑电路的结构模型;(3)根据???态方程和输出方程,列出状态表;;

【例4.1】分析图所示的同步时序逻辑电路。;

解(1)写出方程。

时钟方程:;

(2)将驱动方程代入JK触发器的特性方程，求各个触发器的状态方程。;

(3)根据状态方程和输出方程进行计算，列状态表，如表4-16所示。;

(4)画状态图和时序图，分别如图4-34和图4-35所示。;;

【例4.2】分析图4-36所示的同步时序逻辑电路。;

解(1)写出方程。

时钟方程:

CP0=CP1=CP2=CP

输出方程:无。

驱动方程:;

(2)将驱动方程代入JK触发器的特性方程，求各个触发器的状态方程。;

(3)根据状态方程和输出方程进行计算，列状态表，如表4-17所示。

(4)画状态图和时序图。

根据状态表可以画出电路的状态图如图4-37所示。图中的“1，0/”表示输入信号A为1或0。;;

图4-38为在图4-36所示的输入信号和时钟信号作用下，电路中各个触发器状态的时序图。;

4.6时序逻辑电路的设计;

4.6.1同步时序逻辑电路的设计步骤

同步时序电路设计的一个特点是无需给每个触发器确定时钟信号，各个触发器的时钟输入端都同外加时钟信号连接。同步时序电路设计的一般步骤如下:

(1)分析逻辑功能要求，画符号状态转换图。

(2)进行状态化简。

(3)确定触发器的数目，进行状态分配，画状态转换图。

(4)选定触发器的类型，求出各个触发器驱动信号和电路输出的方程。

(5)检查电路能否自启动。如不能自启动，则进行修改。

(6)画逻辑图并实现电路。;

【例4.5】用下降沿动作的JK触发器设计一个同步时序逻辑电路，要求其状态转换图如图4-43所示。

解在本例中，给出了编码后的状态转换图，而且从图中可以确定状态不能化简。因此，步骤(1)、(2)、(3)可以省去。

根据图4-43所示的状态转换图，利用JK触发器的驱动特性，得到状态转换表和驱动信号真值表如表4-20所示。;;;