《数字电子技术基础》课件学习情境7习题汇编.docx

学习情境7基于计数器的电路设计与实现

一、判断题（正确打√，错误的打×）

1．同步时序电路由组合电路和存储器两部分组成。（√）

2．时序电路不含有记忆功能的器件。（×）

3．同步时序电路具有统一的时钟CP控制。（√）

4．十进制计数器，除了采用8421编码或5421编码形式外，也可采用2421码、余3码和

5．用反馈清零法或反馈置数法实现任意进制计数器必须采用二进制计数器芯片，而不能采用十进制计数器芯片。（×）

二、选择题

1．同步计数器和异步计数器比较，其显著优点是（A）。

A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制

2．N个触发器可以构成最大计数长度（十进制数）为（D）的计数器。

A.NB.2NC.D.

3．同步时序电路和异步时序电路比较，其差异在于后者（B）。

A.没有触发器B.没有统一的时钟脉冲控制

C.没有稳定状态D.输出只与内部状态有关

4．一位8421BCD码计数器至少需要（B）个触发器。

A.3B.4C.5D.10

5．具有记忆和存储功能的电路属于时序逻辑电路，故（ABD）电路是时序逻辑电路。

A.触发器B.寄存器C.多位加法器D计数器E.译码器F.数据选择器

6．一个触发器可记录一位二进制代码，它有（Ｃ）个稳态。

A.0B.1C.2D.3E.4

7．存储8位二进制信息要（Ｄ）个触发器。

A.2B.3C.4D.8

8．把一个五进制计数器与一个四进制计数器串联可得到（Ｄ）进制计数器。

A.4B.5C.9D.20

9．下列逻辑电路中为时序逻辑电路的是（Ｃ）。

A.变量译码器B.加法器C.数码寄存器D.数据选择器

10．5个D触发器构成环形计数器，其计数长度为（Ａ）。

A.5B.10C.25D.32

11．若要设计0，1，2，3，4，5，6，7这几个数的计数器，如果采用同步二进制计数器，则最少应使用（Ｂ）级触发器。

A.2B.3C.4D.8

12．若用二进制异步计数器从0做加法，计到十进制数178，则最少需要（Ｄ）个触发器。

A.2B.6C.7D.8E.10

13.下列说法中，正确的是（A）。

A．时序电路的输出一定与状态有关

B．异步时序电路的工作速度比同步时序电路快

C．触发器的次态完全由激励输入确定

D．扭环形计数器具有自启动特性

三、填空题

1.时序逻辑电路的特点是内含存储器件，存在输出到输入的反馈，电路具有记忆功能。

2.描述时序逻辑电路的三组方程是输出方程、激励方程、状态方程。

3.构成十三进制计数器最少需要用4个触发器，该计数器有3个无效状态；

4.一个5位二进制加法计数器，初始状态为00000，经过201个输入脉冲后，计数器的状态为01001。

5.构成七进制变形扭环形计数器，需要用4级触发器，该计数器有9个无效状态。

6.数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路

7.时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。

8.计数器按计数增减趋势分，有加计数器、减计数器和可逆计数器。

9.计数器按触发器的翻转顺序分，有同步和异步计数器。

10.一个五进制计数器也是一个五分频器。

四、解答题

1．根据图7.36所示波形图，写出逻辑关系表达式Z=f（A，B，C），并将表达式简化成最简或非-或非表达式和最简与-或-非表达式。

图7.36解答题1图

解：

根据波形图列出真值表：

A

B

C

Z

0

0

0

0

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

1

0

1

1

1

1

1

利用卡诺图化简得到：

或非-或非表达式

与或非表达式

2.将图7.37（b）所示输入信号波形施加到图7.37（a）所示电路上，并设初始状态为0，试画出Q和的波形图。

图7.37解答题2图

解：

电路为同步RS触发器，CP=0时，触发器保持原状态不变；CP=1时，RS=00时Q保持，RS=01时Q=1，RS=10时Q=0。当CP=1且RS=11时，禁止输入，此时Q==1。Q和的波形图，如下图所示。

3.将JK触发器改