《数字电子技术基础》课件学习情境8习题汇编.docx

学习情境8基于寄存器的电路设计与实现

一、判断题（正确打√，错误的打×）

1．移位寄存器由一组触发器组成。（√）

2．移位寄存器的两个功能是数据存储和数据移动。（√）

3．在串行移位寄存器中，几个数据位同时被输入。（×）

4．所有移位寄存器有特殊的序列定义。（×）

5．一个移位寄存器可以具有并行和串行输出。（√）

6．具有4级的一个移位寄存器可以存储最多15个数据。（√）

7．一个移位寄存器可以作为一个时间延迟电路。（√）

8．采用或触发器也可用来构成移位寄存器。（×）

二、选择题

1．移位寄存器中的一级由下面的哪一项组成？（B）

A．锁存器B．触发器C．存储字节D．4位存储

2．为了将1字节数据串行移位到移位寄存器中，必须有：（C）

A．1个时钟脉冲B．1个置数脉冲

C．8个时钟脉冲D．数据中的每个1都要有1个时钟脉冲

3．为了将1字节数据并行载入到一个具有同步载入的移位寄存器中，必须有：（A）

A．1个时钟脉冲B．数据中的每个1都要有1个时钟脉冲

C．8个时钟脉冲D．数据中的每个0都要有1个时钟脉冲

4．一组数行移位（首先移动最右边的位）到一个8位并行输出移位寄存器中，其初始状态在两个时钟脉冲之后，该寄存器的状态为：（C）

ABCD5．使用100kHz的时钟频率，8个数位可以在多少时间内串行进入移位寄存器中？（A）

A．80μsB．8μsC．80msD．10μs

6．利用1MHz的时钟频率，8个数位可以在多少时间内串行进入移位寄存器中？（D）

A．在8μs内B．在8个触发器的传输延迟时间内C．在1μs内D．在1个触发器的传输延迟时间内

7．当一个8位串行输入/串行输出移位寄存器用做24μs的时间延迟时，时钟频率必须是：（B）

A．41.67HzB．333kHzC．125kHzD．8MHz

8.N个触发器可以构成能寄存（B）位二进制数码的寄存器。

A.N-1B.NC.N+1D.2N

9.8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中。

A.1B.2C.4D.8

10.下列说法中，错误的是（C）

A、将D触发器的输出端反馈连接到D输入端可构成触发器

B、采用5421BCD码的模10计数器最高位可输出对称方波

C、两位十进制数BCD计数器需要7个触发器

D、移位寄存器也可以做计数器使用

三、填空题

1.寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。

2.由4位移位寄存器构成的顺序脉冲发生器可产生4个顺序脉冲。

四、问答题

为什么移位寄存器被认为是基本存储设备？

答：移位寄存器存储二进制数据。

2．指出移位寄存器的两个功能。

答：移位数据，存储数据。

3．如果图8.25中寄存器开始于101001111000状态，那么其在每个时钟之后的状态是什么？

图8.25问答题3图

答：初始时：101001111000。CLK1：010100111100；CLK2：001010011110；CLK3：000101001111；CLK4：000010100111；CLK5：100001010011；CLK6：110000101001；CLK7：111000010100；CLK8：011100001010；CLK9：001110000101；CLK10：000111000010；CLK11：100011100001；CLK12：110001110000。

4．波形如图8.26所示，对于串行输入/串行输出移位寄存器，确定图中数据输入和时钟波形的数据输出波形。假设该寄存器初始时为清零状态。

图8.26问答题4图

答：

5．为具有如图8.27所示输入波形的74HC164移位寄存器，绘制Q0到Q7的输出。74HC164移位寄存器的功能可自行上网查阅。

图8.27问答题5图

答：