数字电子技术 第三章 组合逻辑电路－熊兰 学习课件.ppt

选用与非门实现：组成8421BCD编码器数据选择器(多路开关)——根据地址选择码从多路输入数据中选择一路，送到输出。数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。3.6用中规模集成电路（MSI）设计组合逻辑电路例3.4用74138产生一组多输出逻辑函数例3.5试用译码器74138和门电路实现逻辑函数：例已知某组合逻辑电路的真值表，试用译码器74138和门电路设计该逻辑电路。解：写出各输出的最小项表达式，再转换成与非—与非形式:与非—与非形式:（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。例用8选1数据选择器74151实现逻辑函数：（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时，需要在数据输入端引入其余变量。

例试用4选1数据选择器实现逻辑函数：解：将A、B接到地址输入端，C或者C加到数据输入端。作出逻辑函数L的真值表，根据真值表画出连线图。例3.7设计一个把余三码转换成8421BCD码的码组转换器。 解8421BCD比余三码代表的二进制数少3，因此，可将余三码加3的补码1100+1，其结果就是8421BCD码。用四位加法器实，逻辑电路如图。实现多位二进制数相加的电路称为加法器。1、串行进位加法器构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，速度不高。三、多位加法器2、并行进位加法器（超前进位加法器）进位生成项进位传递条件进位表达式和表达式4位超前进位加法器递推公式超前进位发生器加法器的级联集成二进制4位超前进位加法器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。3.5.2数值比较器一、1位数值比较器逻辑表达式逻辑图二、多位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A＇与B＇的比较结果，A＇B＇、A＇B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。逻辑图*3.5.3比较器的级联集成数值比较器串联扩展TTL电路：最低4位的级联输入端A＇B＇、A＇B＇和A＇=B＇必须预先分别预置为0、0、1。CMOS电路：各级的级联输入端A＇B＇必须预先预置为0，最低4位的级联输入端A＇B＇和A＇=B＇必须预先预置为0、1。并联扩展3.6.1译码器实现组合逻辑函数产生多输出逻辑函数一般用译码器、ROM、PLA等。产生单输出逻辑函数可用数据选择器。输出与输入在数值上仅差一个常数或二进制码之间变换，用加法器较好。用n输入变量的译码器可实现任意的n变量逻辑函数。 用译码器实现函数时，应先将函数写成最小项之和的形式，将输入变量加到译码器输入端，然后将对应函数中最小项的输出用与非门或或门组合起来，门的输出就是要实现的逻辑函数。解：解：将逻辑函数转换成最小项表达式，再转换成与非—与非形式。=m3+m5+m6+m7用一片74138加一个与非门就可实现该逻辑函数。输出输入001100101010101010011100000001010011100101110111LFGABC真值表用一片74138加三个与非门就可实现该组合逻辑电路。可见，用译码器实现多输出逻辑函数时，优点更明显。