数字电子技术 第五章-1 时序逻辑电路 学习课件.ppt

例3分析图示电路的功能解：方法一例3分析图示电路的功能5.2.2同步2进制计数器5.2.2同步2进制计数器4）状态图3.进位方式：例2利用74161的异步清零或同步置数功能构成N16的N进制计数器。2）利用同步置数功能构成N进制计数器（1）复位法（构成10进制）(2)置位法（设M为最大值，N为进制）?置入最小值法?置入最大值构成的逻辑电路如图示。三个触发器均在CP↓触发。2.同步10进制计数器3.N进制技术计数器的自启动问题有效状态:电路使用的状态；有效循环：有效状态形成的循环5.3异步计数器2.减法计数器集成异步2-5-10进制计数器74290(自学)4位集成同步二进制加法计数器74LS161①CR=0时异步清零。②CR=1、LD=0时同步置数。③CR=LD=1且CPT=CPP=1时，按4位自然二进制码同步计数。④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。CPT·CPp·CPTCPp·用74LS161构成十二进制计数器将状态1100反馈到清零端将状态1011反馈到置数端由集成计数器构成N进制计数器方法：利用清零端或置数端，让电路跳过某些状态来获得N进制计数器。用异步归零构成十二进制计数器，存在一个极短暂的过渡状态1100。状态产生；S1S2解：1）利用异步清零端构成10进制计数器：0000-101012345678910S1S211CP12345678910S7S0S1S2S3S4S5S6S8S9S10S11S12S13S14S15例用74161构成6进制计数器。（置入最小值法）构成10进制：构成6进制：11114161(a)置入最小值(b)置入最大值图5.6.224161采用置位法构成的6进制计数器注图(b)实际应按下面给定连接，否则计数器将始终处于1111状态.16×16=256用74LS161构成256进制和60进制计数器用74LS161构成8421码60进制(分、秒)计数器10×6=6010进制6进制用74LS161构成24（时）进制计数器高位2时：10进制；高位=2时:4进制3进制5.2.2同步2进制计数器二、同步2进制减法计数器1、电路组成2、电路分析1）列方程：2）列触发器变态条件：3）画时序图：5.2.2同步2进制计数器三、同步2进制可逆计数器X=0，减法计数X=1，加法计数5.2.3同步N进制计数器N≠2n1.5进制计数器驱动方程变态条件000010000100110000101010111011100001100100000000000100100011010010011000011101100101111011111101110010101011无效状态：没有使用的状态为无效状态。自启动：无效状态在有限个脉冲作用下，自动进入有效状态。推导状态方程：检查能否自启动：１）将无效状态作为初始状态代入状态方程计算次态。２）变态条件：0000000100100011010010011000011101100101111011001010111110111101同步10进制计数器完整的状态图4.同步10进制集成计数器T4160（74160）S1S274160保持保持XXXXX011计数10进制加计数