数字电子技术 第五章-2 时序逻辑电路 学习课件.ppt

5.4寄存器2.单拍接受方式5.4.2移位寄存器移位寄存器：具有寄存代码和移位功能的电路。3最大长度移位寄存器型计数器特点：N=2n–1利用异或运算形成反馈5.5顺序脉冲发生器(自学)5.6.1同步时序电路的设计例5-2设计一个同步6进制计数器。3求输出方程、驱动方程修改后的状态方程：例5-3设计一个可控同步加法计数器，当控制信号X=1时为5进制，X=0时为3进制。4检查自启动没有无效状态，电路能自启动。例5-4设计一个串行数据检测器,当连续输入信号110时,输出为1,否则为0。4求输出方程，状态方程原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而得到最简的状态图。状态化简2状态分配3所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=104选触发器，求输出、状态、驱动方程选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用同步方案，即取：输出方程状态方程比较，得驱动方程：电路图5检查电路能否自启动6将无效状态11代入输出方程和状态方程计算：电路能够自启动。解：1.建立原始状态图X--输入Y--输出。S0—初态S1—输入1个1S2---输入2个1S3---输入2个1后再输入1个03状态编码，画代码状态图2状态化简S0和S3在相同的输入下产生相同的输出，S0和S3等价。S0—00S1—01S2---105自启动11000/111101/06驱动方程*5.4.1数码寄存器1.两拍接受方式特点：先清0后置数，并行输入、并行输出。AB清0置数定义：寄存二进制数码的电路。分类：数码寄存器，移位寄存器，移位寄存器型计数器.特点：清0和置数同时进行，并行输入、并行输出。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。并行输出并行输入1.4位右移移位寄存器并行输出2.4位左移移位寄存器并行输出M1M0D3集成双向移位寄存器T1194（74194）RD=0，清零。DSLDSR3.集成双向移位寄存器74LS1943.集成双向移位寄存器74LS1941.环形计数器结构特点即将输出Q0接到输入端D3。工作原理根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环右移移位一个1，也可以循环右移移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端，将依次出现矩形脉冲。5.4.3移位寄存器型计数器定义：移位寄存器的输出以一定方式反馈到串行数码输入端。状态方程不能自启动的4位右移环形计数器有效循环1000010000100001无效循环110111100111101111000110001110010101000011111010状态图能自启动的4位环形计数器状态图状态方程计数长度：N=n循环移位一个“1”或“0”2.扭环形计数器结构特点状态图不能自启动能自启动的扭环形计数器:计数长度：N=2n011111110001011111CP0与0异或为0，故全0码组为稳定的无效状态，电路不能自启动。改进电路能自启动。000例：异步3位二进制计数器3/8线译码器构成的顺序脉冲发生器的时序图。窄脉冲是由于计数器中各触发器不能同时翻转，使译码器的输入发生竞争而产生冒险。消除干扰脉冲的方法：1）采用环形计数器；2）采用每次状态变化时，只有一个触发器翻转的计数器，如扭环形计数器；3）采用3.8节介绍的消除冒险方法。时间顺序有先有后的脉冲,叫做顺序脉冲。产生顺序脉冲的电路，叫顺序脉冲发生器。顺序脉冲发生器由计数器和译码器构成。时序图译码器电路图计