原创力文档- 1、本文档共30页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
1关于此次课程设计
1.1课程设计目的
本课程设计是计算机科学与技术专业重要的实践性教学环节之一，是在学生学习完《计算机组成原理》课程后进行的一次全面的综合设计。目的是通过一个完整的8位指令系统结构〔ISA〕的设计和实现，加深对计算机组成原理课程内容的理解，建立起整机系统的概念，掌握计算机设计的根本方法，培养学生科学的工作作风和分析、解决实际问题的工作能力。
1.2课程设计内容及要求
基于TDN-CM++计算机组成原理实验教学系统，设计和实现一个8位指令系统结构〔ISA〕，通过调试和运行，使设计的计算机系统能够完成指定的功能。
设计过程中要求考虑到以下各方面的问题：
〔1〕指令系统风格〔存放器-存放器，存放器-存储器，存储器-存储器〕；
〔2〕数据类型〔无符号数，有符号数，整型，浮点型〕；
〔3〕存储器划分〔指令，数据〕；
〔4〕寻址方式〔立即数寻址，存放器寻址，直接寻址等〕；
〔5〕指令格式〔单字节，双字节，多字节〕；
〔6〕指令功能类别〔算术／逻辑运算，存储器访问，存放器操作，程序流控制，输入／输出〕。
要求学生综合运用计算机组成原理、数字逻辑和汇编语言等相关课程的知识，理解和熟悉计算机系统的组成原理，掌握计算机主要功能部件的工作原理和设计方法，掌握指令系统结构设计的一般方法，掌握并运用微程序设计〔Microprogramming〕思想，在设计过程中能够发现、分析和解决各种问题，自行设计自己的指令系统结构〔ISA〕。
2分析阶段
2.1微指令格式分析
微指令格式如下表：
表2-1微代码定义
S3S2S1S
S3S2S1S0MCN
WE
A9A8
A
B
C
μA5～μA0
242322212019
18
1716
151413
121110
987
654321
每个字段的具体含义如下：
〔1〕字段24～19控制运算器的控制端，通过改变S3～CN来决定对数据进行何种算术或逻辑运算。本设计中全部为正逻辑运算。
算术运算
算术运算
逻辑运算
无进位
有进位
M
0
0
1
CN
1
0
×
〔2〕字段18为控制对主存W/R的开关
A9A8WE
A9
A8
WE
说明
0
1
0
对主存进行对操作
0
1
1
对主存进行写操作
〔3〕字段17、16控制24译码器的输出端，对Y0、Y1、Y2进行选择。
A9
A9
A8
Yi
操作
说明
0
0
Y0
选中SW-B
INPUTUNIT的开关
0
1
Y1
选中CE
MAINMEN的控制片选开关
1
0
Y2
选中LED-B
OUTPUTUNIT的开关
1
1
×
NULL
〔4〕字段15～7为A、B、C三个开关控制端。
A字段
15
15
14
13
开关
说明
0
0
1
LDDRi
控制存放器Ri的写入
0
1
0
LDDR1
暂存器DR1的控制开关
0
1
1
LDDR2
暂存器DR2的控制开关
1
0
0
LDIR
指令存放器IR的控制开关
1
0
1
LOAD
非自动输入的数据装载入PC计数器的控制开关
1
1
0
LDAR
地址存放器AR的控制开关
0
0
0
NULL
空操作
B字段
1211
12
11
10
开关
说明
0
0
1
RS-B
存放器R0、R1、R2的输出开关
0
1
0
RD-B
存放器R0、R1、R2的输出开关
0
1
1
RI-B
存放器R0、R1、R2的输出开关
1
0
1
ALU-B
运算器ALU的输出开关
1
1
0
PC-B
PC计数器的输出开关
1
0
0
299-B
本设计中不涉及
0
0
1
NULL
空操作
C字段
9
9
8
7
开关
说明
0
0
1
P(1)
指令译码器中的P(1)为低电平有效
0
1
0
P(2)
指令译码器中的P(2)为低电平有效
0
1
1
P(3)
指令译码器中的P(3)为低电平有效
1
0
0
P(4)
指令译码器中的P(4)为低电平有效
1
1
0
LDPC
将自动输入的数据加1后输入到PC计数器中的控制开关
1
0
1
AR
本设计中不涉及
0
0
1
NULL
空操作
〔5〕字段6～1为该条微程序的八位二进制后继地址，其决定顺序执行哪条微程序。
2.2指令译码电路分析
指令译码工作原理图如下：
图2.1指令译码原理图
图2.1指令译码原理图
P(1)～P(4)为低电平有效，中选用时该信号为零；I7～I2表示机器指令前六位；SE5～SE1表示能够强置改变入口地址的后五位。
根据上图得出指令译码器的逻辑表达式如下：
拟定机器指令通过上式即可算出每条子程序的入口地址。
2.3存放器译码电路分析
存放器译码原理图如下。
图2.2存放器译码原理图
存放器的输入、输出不仅决定于输入、输出开关，还与机器指令的后四位(即
文档评论（0）