计算机组成原理.pdfVIP

  1. 1、本文档被系统程序自动判定探测到侵权嫌疑,本站暂时做下架处理。
  2. 2、如果您确认为侵权,可联系本站左侧在线QQ客服请求删除。我们会保证在24小时内做出处理,应急电话:400-050-0827。
  3. 3、此文档由网友上传,因疑似侵权的原因,本站不提供该文档下载,只提供部分内容试读。如果您是出版社/作者,看到后可认领文档,您也可以联系本站进行批量认领。
查看更多

本次测试有110道题目,你回答正确的题目有107道,按百分制计算,你的成绩为:97

1.由于外围设备种类多,特性各异,它们不直接同主机相连接,而是通过()与总

线相联。

A.总线

B.适配器

C.外围设备控制器

D.系统公通路

参考答案是:B

你选择的答案是:B

2.磁盘的磁道编址是从外向内依次编号,最外一个同心圆叫()磁道。

A.0

B.1

-

C.nl

D.n

参考答案是:A

你选择的答案是:A

3.在16位机中,指令格式如图,则该指令是()。

A.二地址RR型

B.三地址RS型

C.二地址RS型

D.三地址S型

参考答案是:C

你选择的答案是:C

4.一DRAM芯片,容量为2M*4位,行与列地址分时输入,则片一外地址引脚数目至少为()

根。

A.22

B.11

C.10

D.12

参考答案是:B

你选择的答案是:B

5.利用2M*4位的SRAM芯片,设计一容量为2M*32位的存储器,需()位地址做芯片

选择。

A.0

B.1

C.2

D.3

参考答案是:A

你选择的答案是:A

6.设存储器容量为1K字,字长32位,由8模块字扩展组成。存储周期丁=200ns,数据

总线宽度为32位,总线传送周期T=50ns。若连续读出16个字,则顺序组织存储器的带宽

是()o

A.(32b*16)/(16*200ns)

B.(32b*16)/(16*50ns)

C.(32b*16)/(200ns+15*50ns)

D.(32b*16)/(50ns+15*200ns)

参考答案是:A

你选择的答案是:A

7.在多总线结构中,总线之间要通过桥来连接的,下列选项不是桥的功能的是()。

A.缓冲功能

B.转换功能

C.控制功能

D.算术运算功能

参考答案是:D

你选择的答案是:D

8.如图所示为双总线结构机器的数据通路,IR为指令寄存器,PC为程序计数器(具有自增

功能),M为主存(受R/#W信号控制),指令与数据存放其中。AR是地址寄存器,DR是数据

缓冲寄存器,ALU具有加与减功能。G信号控制-个门电路。线上标注有小圈的表示有控制信

号,下标i表示输入控制信号,下标。表示输出控制信号,图中省略了R1和R2的标注,未

标注的是直通线。如果指令执行过程是R2-AR,RlfDR,#W,则此过程的微操作信号序列是

()。

A.R2o,ARi|R|DRo.Rli

B.R2o,G,ARi|Rio,G,DRi|RW

C.R2o,ARi|Rio,DRi,#W|DRo,G,Rli

D.R2o,G,ARi|Rio,G,DRi|#W

参考答案是:D

你选择的答案是:I)

9.总线一次传输过程中的主设备指的是()。

A.申请并获取总线控制权的设备

B.数据传送目标设备

C.可申请并能获得总线使用权的设备

D.数据传送源设备

参考答是:A

你选择的答是:C

10.判断:早期总线实际上是处理器芯片引脚的延伸,是处理器与I/O设备适配器的通道。

A.对

B.错

参考答是:A

你选择的答是:A

11.-2M*4位的DRAM芯片内部存储阵列为1k行*8k歹刷新周期为8ms,利用其设计-容

量为32M*32位的存储器,并采用分散刷新方式,则两行间刷新间隔时间为()。

A

您可能关注的文档

文档评论(0)

猫猫网络 + 关注
官方认证
文档贡献者

本公司提供咨询服务及文档服务!

认证主体遵化市龙源小区猫猫网络技术服务部(个体工商户)
IP属地河北
统一社会信用代码/组织机构代码
92130281MAE3KL941P

1亿VIP精品文档

相关文档