城市轨道交通联锁系统维护（第2版）（共2册）课件 项目5 城市轨道交通正线ATC系统中的联锁设备维护1.ppt

图5-7INTERSIG预处理器1中央处理单元A(CPUA)2中央处理单元B(CPUB)3RS-232组件14RS-232组件25变压器5）INTERSIG电子单元（IEU）

IEU安全控制并监视道岔扳动，使其与VCC发来的报文保持一致，并监视道岔位置的状态。此单元是采用英特尔80286微处理器的双处理器冗余校验子系统。

IEU只有一个子架，上面安装有加深型欧洲卡模块。子架分为两个子系统；子系统1位于安全监督模块（VS）的左边，子系统2位于它的右边。两个子系统共享一个VS。

INTERSIG电子单元（IEU）如图5-8所示。它包括的模块：中央处理单元1、串行输入/输出、离散输入/输出、安全监督模块、中央处理单元2、供电单元和隔离板。

①中央处理单元1和2

每个CPU模块均采用80C286微处理器，以10兆赫兹（MHz）的频率运行。支持硬件包括一个82284时钟生成器，一个82288总线控制器和1MBRAM。

注意：微处理器编号部分的字母C表示它是一个补偿式金属氧化物半导体（CMOS）设备。

每个CPU模块有两个串行的I/O端口。其中一个端口用于与另一个CPU进行通信，另一个端口则与INTERSIG前面板上的J6和J7相连的维护员终端通信以提供IEU诊断，或与LSMC通信使维护员能够人工扳动道岔。

CPU模块的前部有两个离散的LED显示。较低的LED表示微处理器处于死机或关闭状态（ON亮）。上面那个LED没有使用。两个包括文字和数字的显示用于表示微处理器死机情况下的故障代码。

CPU模块包括下列可擦除编程只读存储器芯片（EPROM）：U53-3CU10079FJAA和

U45-3CU10079FHAA。图5-8INTERSIG电子单元(IEU)

?

1中央处理单元1

2串行输入/输出

3离散输入/输出

4安全监督模块

5中央处理单元2

6供电单元7隔离板

②串行输入/输出

串行I/O模块提供INTERSIGCPU与VCC的调制解调器通道之间通信的接口。每个卡均使用双通道的85230加强串口通信控制器（ESCC/1）。只有ESCC/1的通道A专门用于与VCC之间的通信。

③离散输入/输出模块

DIO模块为CPU和EISO子架提供接口。它有6组8-位的输入端口和四组8-位的输出端口，总共48组离散输入和32组离散输出。INTERSIG的每个CPU对应四个DIO模块，因此每个CPU子系统有192组离散输入和128组离散输出。

INTERSIG通过这些DIO端口并由经EISO板和IPA与道岔实现接口。

?DIO的信号输出要通过安装在前部连接器。

④安全监督卡

VSC通过使用IMC执行CPU的“看门狗”功能，由此监控INTERSIG系统的运行和状态状况。每个校验冗余、双处理器配置的INTERSIGCPU都将生成一个“生命”信号。此信号具有固定的循环周期，当任何一个CPU不能正常生成此信号时，IMC将强制启动“HALT”状态并将INTERSIG从安全控制电路断开。

VSC具有下列监控功能：

a.IMC的状态；

b.+24VDC和+5VDC电源等级的状态

c.两个CPU子系统FAR的状态；

d.丢失卡的检测；

e.CPU识别号（ID）检测。

VSC上的六个LED用于显示子系统的状态。最上面的三个LED指示的是CPU子系统2的状态，下面的三个则指示CPU子系统1的状态，如下面所示：

LED 显示

上面的“状态OK”（强制启动继电器闭合）

中间的 +5VOK

下面的 +12VOK

⑤INTERSIG电源单元

INTERSIGPSU含有能将输入电压（额定12VDC）转化为INTERSIG所需电压等级（5VDC，15VDC，24VDC）的DC/DC逆变器。每个INTERSIG有两个PSU，各用于一个CPU子系统。

⑥隔离板

隔离板为串行I/O信号提供过压保护。它也包含有INTERSIG输出失效强制启动继电器（FAR）。FAR受VSC的控制。

⑦连接器

IEU上五个连接器（见图9）的功能如下：

a.J1–将FAR与IPA连接；

b.J4–将IEU与IPP连接；

c.J6–诊断接口CPU1（BITE）；

d.J7–诊断接口CPU2（BITE）；

e.J8–PSU子架的电源输入。

6）扩展隔离单元

EISO