EDA应用技术 第2版 课件 项目3 四路抢答器编程下载.ppt

项目3四路抢答器编程下载编程下载的目的是将设计所生成的文件通过计算机下载到目标器件，验证设计是否满足实际要求或能否在实际中应用。四路抢答器硬件测试基于EP4CE6E22C8-FPGA最小系统板，用按钮开关控制抢答信号的输入，用自锁开关控制主持人控制信号输入，用共阴数码管显示抢答者编号。电子工业出版社《EDA应用技术(第2版)》编制王真富项目3四路抢答器设计制作方案基于FPGA的最小系统板，用VHDL程序设计制作四路抢答器。通过四路抢答器电路设计，理解VHDL程序的结构及语言要素，熟悉VHDL程序的数据对象、数据类型及基本运算符。教学目标项目3四路抢答器设计制作方案技能目标知识目标素质目标(1)能使用QuartusPrime软件，应用文本输入法设计数字电路。(2)能将数字电路转化为硬件语言描述文件。(3)能用按键开关、数码管、蜂鸣器设计数字电路的输入与输出部分。(4)能进行VHDL程序与FPGA的在线联合调试。(5)会设置信号数据对象的主要属性。(6)能自定义数据类型。(1)了解常用硬件描述语言类型。(2)熟悉VHDL程序的基本格式和规范。(3)熟悉VHDL程序的数据对象。(4)知道信号数据对象的主要属性。(5)熟悉VHDL程序的数据类型。(6)熟悉VHDL程序的基本运算符。(1)训练程序语言编写规范。(2)培养遵守电子设计的规范流程。(3)培养勤于动手、乐于实践的习惯。任务描述项目3四路抢答器设计制作方案四路抢答器功能要求：主持人控制开关可控制抢答起始时刻；四位参赛者的抢答按键按下时，抢答器能准确的判断出抢答者，用LED灯指示或数码管显示；抢答器应具有互锁功能，当某位参赛者完成抢答后，其他各位参赛者抢答键无效。四路抢答器设计要求：在QuartusPrime20.1软件平台，基于VHDL程序设计四路抢答器控制器；通过ModelSim-Altera2020.1仿真软件仿真检查设计结果；选用FPGA-EP4CE6E22C8最小系统板，按钮开关、LED灯、数码管等元件进行硬件测试。设计方案项目3四路抢答器设计制作方案抢答信号通过输入电路输入四路抢答控制器，经控制器锁存对应的抢答者信息并输出显示信号与提示信号，通过输出电路显示抢答信息与提示信息。四路抢答控制器的逻辑电路包括判断、锁存、译码等逻辑电路。四路抢答控制器根据输出的复杂程度可设计为：用发光二极管指示抢答成功与否、用数码管显示抢答成功者的编号、用数码管显示抢答成功者编号的同时发出提示声音等等。本项目设计的四路抢答器用数码管显示抢答成功者的编号。1.抢答信号输入电路设计项目3四路抢答器设计制作方案用按钮开关控制抢答信号的输入，当按钮开关闭合时，向FPGA输入高电平，指示发光二极管发光；当按钮开关断开时，向FPGA输入低电平，指示二极管不发光。4个抢答输入电路的原理图，如图3.1所示。图3.1抢答信号输入电路原理图2.主持人控制信号输入电路设计项目3四路抢答器设计制作方案用自锁开关控制什么时候开始抢答。当开关闭合时，向FPGA输入高电平，指示发光二极管发光，四路抢答器处于抢答状态；当开关断开时，向FPGA输入低电平，指示二极管不发光，四路抢答器处于抢答准备状态。主持人控制信号输入电路的原理图，如图3.2所示。图3.2主持人控制输入电路原理图3.输出电路设计项目3四路抢答器设计制作方案（1）用发光二极管显示抢答成功与否的输出电路原理图，如图3.3所示图3.3发光二极管显示输出电路原理图项目3四路抢答器设计制作方案（2）用数码管显示抢答成功者编号的输出电路原理图，如图3.4所示。图3.4数码管显示输出电路原理图项目3四路抢答器设计制作方案（3）用数码管显示抢答者编码的同时发出提示声音，蜂鸣器提示音输出电路原理图，如图3.5所示。图3.5蜂鸣器输出电路原理图设计流程项目3四路抢答器设计制作方案1.VHDL程序数据对象VHDL程序使用的数据对象包括常量、变量、信号和文件4种类型。前3种属于可综合的数据对象，在硬件电路系统中通常有一定的物理含义。文件数据对象仅在行为仿真时使用。项目3VHDL程序的数据对象与基本运算符（1）常量常量是一个固定的值，相当于数字电路中的电源与地等。定义和设置常量是为了程序更易阅读和修改。常量语句允许在实体、结构体、程序包、进程和子程序中定义，常量的适用范围取决于它被定义的位置。常量定义的一般格式如下：constant常量名：数据类