《 FPGA应用技术及实践 》 综合测试题8.docxVIP

综合试题八

一、单选题（每题3分，共30分）

1.将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为(A)。

A.设计输入B.设计输出C.仿真D.综合

2.一般把EDA技术的发展分为(B)个阶段。

A.2B.3C.4D.5

3.在设计输入完成之后，应立即对设计文件进行(B)。

A.编辑B.编译C.功能仿真D.时序仿4.MaxplusII的设计文件不能直接保存在(B)。

A.硬盘B.根目录C.文件夹D.工程目录

5.VHDL常用的库是(B)标准库。

A.IEEEB.STDC.WORKD.PACKAGE

6.下列标识符中，D是不合法的标识符。

A.State0B.9moonC.Not_Ack_0D.signall

7.在VHDL中，为变量的赋值符号是(C)。

A.=:B.=C.:=D.=

8.在VHDL中，IF语句中至少应有1个条件句，条件句必须由(C)表达式构成。

A.BITB.STD_LOGICC.BOOLEAND.任意9.在VHDL中，用语句(B)表示检测clock的上升沿。

A.clockEVENTB.clockEVENTANDclock=l，

C.clock=lD.clockEVENTANDclock=0

10.在VHDL中，语句“FORnINOT07LOOP”定义循环次数为(A)次。

A.8B.7C.0D.1

二、填空题（每空2分，共20分）

1.EDA的设计输入主要包括_图形输入、_硬件描述语言文本输入和波形输入。2.当前最流行的并成为IEEE标准的硬件描述语言包括VHDL和VerilogHDL。3._实体和结构体是设计实体的基本组成部分，它们可以构成最基本的

VHDL程序。

4.在VHDL的端口声明语句中，端口方向包括in、out、inout和buffer

。

____

5.在VHDL中，标准逻辑位数据有9种逻辑值。

三、名词解释（每题3分，共9分）

写出下列缩写的中文（或英文）含义。1.EDA电子设计自动化

2.FPGA现场可编程逻辑门阵列3.LAB逻辑阵列块

四、作图题（6分）

画出与下例实体描述对应的原理图符号元件。

ENTITYbuf3sIS

PORT(input:INSTD_LOGIC;

Enable:INSTD_LOGIC;

Output:OUTSTD_LOGIC);

ENDbuf3s;

五、分析改错题（16分）

1.阅读以下程序，修改错误并分析程序的功能。（16分）

01libraryieee;

02useieee.std_logic_1164.all;

03entitytest1is

04port(in1,in2,in3:instd_logic;

05ga1,ga2,gb:instd_logic;

06result:outstd_logic_vector(7downto0));

07endtest1;

08architectureaoftest1is

09signaltemp:std_logic_vector(1downto0);

10begin

11temp=in1in2in3;

12process(ga1,ga2,gb,temp)

13if(ga1=0andga2=0andgb=1)then

14casetempis

15when000

16when001

17when010

18when011

19when100

20when101

21when110

22when111

23