《电子线路CAD》课件_第3章.ppt

PSpiceA/D处理接口型节点的基本方法是对数字逻辑单元库中的每一个基本逻辑单元都同时配备AtoD和DtoA两类接口型等效子电路。其中AtoD子电路的作用是将模拟信号转化为数字信号，DtoA子电路则用于将数字信号转化为模拟信号。如果一个逻辑单元输入端与接口型节点相连，系统将在该输入端自动插入一个AtoD子电路，将接口型节点处的模拟信号转化为数字信号，送至逻辑单元的输入端。图3-95ParametricSweep参数设置设置完成后，点击“确定”按钮，关闭对话框。选择“File\Save”菜单命令或者点击按钮保存文件。

3．运行PSpice

选择“PSpice\Run”菜单命令或者单击按钮，启动PSpice仿真程序，在弹出的如图3-96所示的对话框内单击“OK”按钮，这时屏幕上会出现如图3-97所示的Probe窗口。图3-96AvailableSections对话框图3-97Cb1P从1nF变化到31nF时V(RL:2)的输出波形从上面波形图中可以看出，电容从1nF至31nF的变化过程中，随着容值增加，V(RL:2)输出电压幅度和频率不断增大。但是如果继续加大容值，波形的变化就不那么明显了。图3-98所示的是电容Cb1P以50nF为步长，从30nF变化到330nF时V(RL:2)的波形图。除了Cb1P=30nF这条曲线外，其它6条曲线基本重合，说明输出信号波形变化不大。读者可以继续加大电容值，看看还有什么样的情况发生。图3-98Cb1P从30nF变化到330nF时V(RL:2)的输出波形3.7.1逻辑仿真的概念

1．逻辑仿真及其作用

逻辑仿真的基本含义是：根据给定的数字电路拓扑关系以及电路内部数字器件的功能和延迟特性，由计算机软件分析计算整个数字电路的功能和特性。3.7逻辑仿真PSpice中逻辑仿真包括如下功能：

(1)仿真分析数字电路输出与输入之间的逻辑关系。

(2)仿真分析数字电路的延迟特性。

(3)对同时包括有模拟元器件和数字单元的电路进行数模混合仿真，同时显示电路内部模拟信号和数字信号波形分析结果。(4)最坏情况逻辑仿真。对实际的IC产品，每个数字单元的延迟时间均有一定的范围。逻辑仿真时，每个数字单元的延迟时间均取其标称值。在同时考虑每个数字单元延迟时间的最大/最小极限值的组合时，将构成最坏情况。针对这种情况进行的逻辑仿真，称之为最坏情况逻辑仿真。

(5)检查数字电路中是否存在时序异常和竞争冒险现象。2．电路节点的分类

PSpice软件对电路进行仿真分析时，根据与节点相连元器件类型的不同，将电路内部节点分为3类。

(1)模拟型节点：如果与节点相连的元器件均为模拟器件，则该节点为模拟型节点。前面介绍的模拟电路内部的所有节点都是模拟型节点。(2)数字型节点：如果与该节点相连的都是数字器件，则该节点为数字型节点。数字电路内只包括数字型节点。

(3)接口型节点：如果与节点相连的元器件中既有模拟器件，又有数字器件，则这类节点称为接口型节点。对于此类节点，PSpice在仿真时用一个数/模或模/数接口转换电路来代替，采用这种接口后，整个数模混合电路就被分成若干个部分，每一部分将是单纯的数字电路或模拟电路。3．数字型节点逻辑状态(States)

PSpice支持的数字信号包括6类逻辑状态，如表3-8所示。

用Probe程序显示分析逻辑仿真结果时，不同逻辑状态的显示情况如图3-99所示。表3-8数字信号的逻辑状态逻辑状态含义0Low(低电平)、False(假)、No(断开)1High(高电平)、True(真)、Yes(是)、On(通)RRising(逻辑状态由0到1的变换过程)FFalling(逻辑状态从1到0的变换过程)X不确定状态(可能为高、低电平、中间态或不稳定态)高阻(可能为高、低电平、中间态或不稳定态)图3-99Probe中显示的逻辑状态4．逻辑仿真中的激励信号(Stimulus)

为了进行逻辑仿真，必须在数字电路输入端施加激励信号。PSpiceA/D进行逻辑仿真时采用的激励信号有3类：

(1)时钟信号(ClockStimulus)：这是一种规则的一位周期信号，其波形描述最为简单。

(2)一般激励信号(DigitalSignalStimulus)：这也是一种位信号，但其波形变化不像时钟信号那样简单。

(3)总线激励信号(DigitalBusStimulus)：又分2位、4位、8位、16位和32位共5种。

逻辑仿真中激励信号的选择、设置和具体应用将在