嵌入式系统第二讲arm体系结构与编程模型.pptVIP

ARM95级流水线，即分为取指、译码、执行、数据缓存和写回。013级流水线阻塞主要发生在存储器访问和数据通路的占用上，ARM9则采用5级流水线，把存储器存取和数据存取分开，且增加I-Cache和D-Cache，同时增加了数据写回的专用通道02ARM9的五级流水I-Cache和D-Cache快存（Cache）结构新型ARM处理器采用I-Cache和D-Cache独立的结构存储器管理单元MMU存储器管理单元MMU（MemoryManagementUnit）MMU可以通过CP15协处理器的R1的设置，选择打开或关闭。MMU的主要功能将虚拟地址转换为物理地址；控制存储器访问权限。MMU支持基于段或页的存储器访问，其中有段（1MB）、大页面（64kB）、小页面（4kB）、微小页面（1kB）MMU的控制ARM存储器管理单元的控制，通过协处理器CP15的寄存器R1、R2、R3、R4、R5、R6、R8、和R10来实现，其中R2为转换表基址寄存器,详细内容参见《ARMArchitectureReferenceManual》。地址变换后备缓冲器TLB类似Cache，只存放最近使用过的页表项，也称为快表是虚拟地址和物理地址之间的高速缓存，包含了64项虚页号和实页号的对应关系，同时还为访问控制提供信息。若TLB包含虚拟地址的变换项，则存储控制逻辑决定是否允许访问；若允许访问，则MMU输出与虚拟地址对应的物理地址；若不允许访问，则MMU向CPU发出中止信号若请求的虚拟地址不在TLB中时，则引发地址变换过程在I/O的数据流量比较大，中断处理频繁的场合可以提高系统性能I/O的数据块直接传送到存储器的缓冲区而不需要处理器的介入DMA－直接存储器访问直接存储器访问DMAARM的I/O结构形式ARM采用存储器映像I/O的方式，即把I/O端口当作特殊的存储器地址来访问。一般有若干个寄存器:发送数据寄存器（只写）接收数据寄存器（只读）控制寄存器状态寄存器（只读）中断控制寄存器中断IRQ和快速中断FIQ对于FIQ的请求响应时长最多28个周期ARMJTAG调试接口（一）JTAG测试标准是由联合测试行动小组（JointTestActionGroup）提出的一种国际标准，主要用于芯片内部测试及对系统进行仿真、调试ARMJTAG调试接口（二）TAP控制器（测试访问端口）指令寄存器器件ID寄存器旁路寄存器边界扫描寄存器JTAG调试接口基础上的扩展；01包含2个观察点寄存器以及控制与状态寄存器；02能够中止ARM处理器的运行，完成设置断点、观测点等功能；03包含调试通信端口，使得目标系统的软件可以与主机通信；04其寄存器需要通过JTAG测试端口来编程。05Embedded-ICE模块ARMJTAG调试接口（三）ARM7TDMIARM8ARM9TDMIARM10TDMIStrongARM(SA-1)ARM架构的处理器内核有核与内核的概念核=内核＋I-Cache/D-Cache/MMU/AMBA/写缓冲ARM处理器内核ARM720T/ARM740TARM946E-S/ARM966E-SStrongARMSA-110ARM920T/ARM940TARM1020EARM架构的处理器核有ARM处理器核ARM920T结构图ARM编程模型寄存器组处理器工作模式异常处理ARM处理器编程模型主要内容ARM处理器共支持7种运行模式，分别为：ARM处理器支持的运行模式用户（usr）：ARM处理器正常的程序执行状态；系统模式（sys）：运行具有特权的操作系统任务；快速中断（fiq）：用于高速数据传输或通道处理；外部中断（irq）：用于通用的中断处理；管理模式（svc）：操作系统使用的保护模式；中止(abt)：当数据或指令访问中止时进入该模式，可用于虚拟存储及存储保护；未定义(und)：当未定义指令执行时进入该模式，可用于硬件协处理器的软件仿真。除用户模式之外的其余6种称为非用户模式，或特权模式（PrivilegedModes）；而特权模式中，除系统模式之外的其余5种又称为异常模式（ExceptionModes）。01用户程序运行在用户模式下，不能访问一些受操作系统保护的系统资源。应用程序也不能直接进行处理器模式的切换。当需要进行处理器模式切换时，应用程序可以产生异常处理，在异常处理过程中进行处理器处理器模式的切换。这种体系结构可以使系统控制整个系统的资源。02ARM处理器运行模式系统模式系统模式并不是通过异常过程进入的，它和用户模式具有完全一样的寄存器。但是系统