数字电子技术基础实验指导与习题解析.docxVIP

数字电子技术基础实验指导与习题解析

【实验目的】

1.掌握TTL、CMOS两种工艺下74系列与4000系列逻辑门的外形识别、引脚排列与供电规则。

2.用数字万用表测量逻辑门静态输入、输出电平，记录高电平下限V_IH、低电平上限V_IL、高电平输出V_OH、低电平输出V_OL，计算噪声容限。

3.用示波器观测门电路传输延迟t_PHL、t_PLH，比较不同负载电容对延迟的影响。

【实验原理】

TTL门输入级为多发射极晶体管，输出级为推挽结构，其速度高但静态功耗大；CMOS门为互补MOS管对，静态电流仅纳安级，速度随电源电压升高而加快。噪声容限ΔV_H=V_OHmin?V_IHmin，ΔV_L=V_ILmax?V_OLmax，二者越大抗干扰越强。传输延迟t_pd=(t_PHL+t_PLH)/2，负载电容C_L每增加10pF，t_pd约增0.7ns（74HC系列典型值）。

【实验器材】

双踪示波器、函数发生器、数字万用表、稳压电源、面包板、跳线若干、74LS00、74HC00、CD4011各一片、1kΩ电阻10只、0.1μF瓷片电容5只、100pF～470pF可变电容模块。

【实验步骤】

1.断电状态下插入芯片，74LS00第14脚接+5V，第7脚接地；CD4011第14脚接+5V，第7脚接地。

2.万用表置直流20V档，测74LS00第3脚输出空载电平：输入A、B均接地时记录V_OL；输入A、B均接+5V时记录V_OH。

3.将输出端通过1kΩ电阻接地，再测V_OL′；通过1kΩ电阻接+5V，再测V_OH′，计算输出驱动能力I_OL=(5V?V_OL′)/1kΩ，I_OH=(V_OH′?0V)/1kΩ。

4.函数发生器设方波1MHz，幅值0~5V，接入74HC00第1脚，示波器CH1测输入，CH2测第3脚输出，光标法测t_PHL、t_PLH，记录C_L=0pF与C_L=100pF两组数据。

5.将CD4011电源改为+10V，重复步骤4，观察电源电压对延迟的影响。

【数据记录与处理】

1.74LS00：V_OH=3.4V，V_OL=0.25V，I_OH=?0.42mA，I_OL=4.8mA，ΔV_H=0.8V，ΔV_L=0.4V。

2.74HC00：V_OH=4.9V，V_OL=0.05V，t_pd@C_L=0pF=7ns，t_pd@C_L=100pF=14ns。

3.CD4011@10V：V_OH=9.8V，t_pd=9ns，较5V时缩短约1ns。

【思考题】

1.若将74LS00输出直接驱动LED，需串多大电阻才能保证I_OL≤8mA？

2.当74HC00驱动总线电容达200pF时，估算其动态功耗P_D=α·C_L·V_DD2·f，设α=0.5，f=10MHz。

实验二组合逻辑电路设计与故障诊断

【实验任务】

设计一个4位二进制数A(A3A2A1A0)与B(B3B2B1B0)的比较器，输出AB、A=B、AB三信号，仅用74LS85与74LS86实现，要求从芯片级到系统级逐级验证。

【设计过程】

1.74LS85为4位数值比较器，其级联输入I(AB)、I(A=B)、I(AB)用于扩展。单芯片即可完成4位比较，无需级联。

2.将A3~A0接比较器P3~P0，B3~B0接Q3~Q0，级联输入接地表示“无前级”，则输出O(AB)、O(A=B)、O(AB)即为所需。

3.为验证功能，用拨码开关设置A、B，LED指示结果；人为制造故障：将A2与地短路，观察输出错误，并用“二分法”定位故障点至第二引脚。

【故障诊断技巧】

1.先查电源：芯片Vcc与GND压差若低于4.5V，TTL可能不工作。

2.再查输入：用逻辑笔测P2电平，若恒为0，则A2被钳位。

3.最后查输出：若O(A=B)恒高，可能是Q2也被意外下拉，用万用表测对地电阻仅30Ω，确认焊接短路。

【拓展思考】

如何用一片74LS86与一片74LS08实现“带奇偶校验的4位比较器”？提示：先求A⊕B的4位异或和，再检测其奇偶，若为奇则必不相等。

实验三触发器与同步时序电路

【实验内容】

构建一个模6同步加法计数器，采用74LS76双JK触发器两片，计数序列为000→001→010→011→100→101→000，要求使用同步置零法，避免门控延迟引起的毛刺。

【设计要点】

1.状态表：6个状态需3位输出Q2Q1Q0，多余状态110、111需引入“自恢复”逻辑，使其下一状态为000。

2.驱动方程：J2=Q1·Q0，K2=Q0；J1=Q0·?Q2，K1=Q0；J0=?(Q2·Q1)，K0=1。