2025年硬件工程师(基础知识、应用技术)合卷(中级)试题与参考答案.docxVIP

2025年硬件工程师(基础知识、应用技术)合卷(中级)试题与参考答案

一、单项选择题（每题3分，共15分）

1.某数字系统中，三态门输出高阻态时，其内部电路状态为（）

A.输入级截止，输出级上下管均导通

B.输入级导通，输出级上管导通、下管截止

C.输入级截止，输出级上下管均截止

D.输入级导通，输出级下管导通、上管截止

2.差分放大电路中，若差模增益为80dB，共模增益为20dB，则共模抑制比（CMRR）为（）

A.60dB

B.100dB

C.120dB

D.140dB

3.增强型N沟道MOSFET工作于截止区的条件是（）

A.VGS＜VTH且VDS＞VGSVTH

B.VGS＜VTH且VDS＜VGSVTH

C.VGS＞VTH且VDS＞VGSVTH

D.VGS＞VTH且VDS＜VGSVTH

4.对频率范围010MHz的模拟信号进行采样，为避免混叠，最低采样频率应为（）

A.10MHz

B.15MHz

C.20MHz

D.25MHz

5.某PCB板中，高速差分信号线的阻抗设计为100Ω，若单端线阻抗为50Ω，则差分线间距与线宽的关系应满足（）（假设介质参数不变）

A.间距减小，线宽不变

B.间距增大，线宽增大

C.间距减小，线宽减小

D.间距增大，线宽不变

二、填空题（每题4分，共20分）

1.卡诺图化简逻辑函数F(A,B,C,D)=Σm(0,2,5,7,8,10,13,15)，最简与或表达式为______。

2.某共射放大电路中，三极管β=100，rbe=1kΩ，负载电阻RL=3kΩ，若交流等效电路中输入电阻Ri=1.2kΩ，则基极偏置电阻RB约为______kΩ（忽略静态电流影响）。

3.本征半导体中，载流子浓度ni=√(NcNv)exp(Eg/(2kT))，其中Nc和Nv分别为导带和价带的______。

4.PCB设计中，为控制50Ω微带线阻抗，若介质厚度h=0.8mm，介电常数εr=4.2，则线宽w与h的比值约为______（参考公式：Z0=87/√(εr+1.41)×ln(5.98h/(0.8w+h))）。

5.某嵌入式系统中，CPU主频168MHz，中断响应时间包含：中断请求到进入中断服务程序（ISR）的流水线冲刷时间2个周期，ISR入口跳转3个周期，则最小中断响应时间为______ns（保留2位小数）。

三、简答题（每题10分，共40分）

1.简述CMOS反相器静态功耗极低的原因，并说明动态功耗的主要来源。

2.开关电源中，电感电流连续模式（CCM）与断续模式（DCM）的主要区别是什么？分别对输出纹波和开关管应力有何影响？

3.PCB布局时，高速信号层与参考平面的匹配需遵循哪些原则？列举3条并说明原因。

4.I2C总线中，当多个主设备同时发起通信时，仲裁机制如何确保总线控制权的正确分配？

四、综合应用题（每题17.5分，共35分）

1.设计一个5V转3.3V的DCDC降压电路，要求：输入电压范围4.55.5V，输出电流1A，效率≥90%。需完成以下任务：

（1）选择合适的拓扑结构（说明理由）；

（2）计算关键参数（电感值、续流二极管电流额定值、输出电容容值）；

（3）绘制简化原理图（标注主要器件类型）。

2.某基于STM32F407的开发板加电后无法启动（无任何指示灯亮，串口无输出），请列出详细的排查步骤，并分析可能的故障原因（至少5条）。

参考答案

一、单项选择题

1.C（三态门高阻态时，输出级上下MOS管均截止，输出与总线断开）

2.B（CMRR=差模增益共模增益=80dB(20dB)=100dB）

3.A（增强型NMOS截止条件为VGS＜开启电压VTH，此时漏极电流ID≈0）

4.C（根据奈奎斯特采样定理，采样频率需≥2倍最高信号频率，即2×10MHz=20MHz）

5.A（差分阻抗Zdiff≈2×ZsingleΔZ（耦合效应），若单端阻抗50Ω，差分需100Ω，需减小线间距增强耦合，线宽不变以保持单端阻抗）

二、填空题

1.F=BD+B?D?（化简后为两组4变量相邻项合并，得到BD和B?D?）

2.60（Ri=RB∥rbe=1.2kΩ，rbe=1kΩ，故RB=Ri×rbe/(rbeRi)=1.2×1/(11.2)=6kΩ（取绝对值），实际计算应为RB=Ri×rbe/(rbeRi)的倒数关系，正确计算：1/Ri=1/RB+1/rbe→1/1.2=1/RB+1/1→RB=6kΩ）

3.有效态密