两列采样保持电路图设计分享.pdfVIP

两两列列采采样样保保持持电电路路图图设设计计分分享享

采样保持电路原理采样保持电路能够跟踪或者保持输入模拟信号的电平值。理想状况下，当处于采样状态

时，采样保持电路的输出信号跟随输入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为

接到保持命令的瞬间的输入信号电平值。当电路处于采样状态时开关导通，这时电容充电，如果电容值很小，

电容可以很短的时间内完成充放电，这时，输出端输出信号跟随输入信号的变化而变化；当电路处于保持状

态时开关断开，这是由于开关断开，以及集成运放的输入端呈高阻状态，电容放电缓慢，由于电容一端接由集

成运放构成的信号跟随电路，所以输出信号基本保持为断开瞬间的信号电平值。采样保持电路图设计（一）采

样保持放大器SMP04用做多路输出选择器电路图。如图所示为SMP04用做多路输出选择器，与解码器、D/A转

换器构成的四路数字-模拟转换电路。数字信号输入模数转换器DAC8228，输出产生5～10V模拟电压送副

SMP04，地址输入通道解码器，不同的地址解码后分别控制四路开关，以分别输出四模拟信号。采用DAC8228

产生DAC电压输出可以使电路得以最大的简化。为了将输出电压干扰减小到最小，采样信号被确认之前，

采样保持电路原理

采样保持电路能够跟踪或者保持输入模拟信号的电平值。理想状况下，当处于采样状态时，采样保持电路的输出信号跟随输

入信号变化而变化；当处于保持状态时，采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值。当电路处于

采样状态时开关导通，这时电容充电，如果电容值很小，电容可以很短的时间内完成充放电，这时，输出端输出信号跟随输

入信号的变化而变化；当电路处于保持状态时开关断开，这是由于开关断开，以及集成运放的输入端呈高阻状态，电容放电缓

慢，由于电容一端接由集成运放构成的信号跟随电路，所以输出信号基本保持为断开瞬间的信号电平值。

采样保持电路图设计（一）

采样保持放大器SMP04用做多路输出选择器电路图。

如图所示为SMP04用做多路输出选择器，与解码器、D/A转换器构成的四路数字-模拟转换电路。数字信号输入模数转换器

DAC8228，输出产生5～10V模拟电压送副SMP04，地址输入通道解码器，不同的地址解码后分别控制四路开关，以分别输出

四模拟信号。采用DAC8228产生DAC电压输出可以使电路得以最大的简化。为了将输出电压干扰减小到最小，采样信号被

确认之前，必须保证有5μs的最后电压建立时间。每一个采样保持放大器必须每一秒钟或更低时问刷新一次，以确保输出电

压下降率不超过10mV或1/2LSB（最小有效位）。

采样保持电路图设计（二）

如图所示为由SMP04与运放构成的增益为10的采样保持放大电路。电路中将SMP04置于运放OP490的反馈回路中，当S

非/H=0时，SMP04内部开关闭合，运放OP490的反馈回路接通，电路增益由运放本身及反馈电阻决定，图中增益设置为10，

输出端输出放大后的采样电压。当S非/H=1时，SMP04内部开关断开，运放OP490反馈回路也无法形成，输出端输出保持

内部保持电容上最近一次的采样电压，且不受输入端信号影响。运放输出端的两个二极管1N914起钳位作用，防止当SMP04

保持状态时造成运放饱和。