门电路与逻辑代数课件.pptVIP

①只要輸入A、B當中有一個或全為高電平1，VP1、VP2中有一個或全部截止，VN1、VN2中有一個或全部導通，輸出F為低電平0。②只有當A、B全為低電平0時，VP1和VP2才會都導通，VN1和VN2才會都截止，輸出F才會為高電平1。3、CMOS或非門6.4邏輯代數將門電路按照一定的規律連接起來，可以組成具有各種邏輯功能的邏輯電路。分析和設計邏輯電路的數學工具是邏輯代數（又叫布爾代數或開關代數）。邏輯代數具有3種基本運算：與運算（邏輯乘）、或運算（邏輯加）和非運算（邏輯非）。6.4.1邏輯代數的公式和定理（2）基本運算（1）常量之間的關係分別令A=0及A=1代入這些公式，即可證明它們的正確性。（3）基本定理利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BCAA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BCA+1=1證明分配率：A+BA=(A+B)(A+C)證明：分配率A+BC=(A+B)(A+C)A+A=1A·1=1邏輯函數有5種表示形式：真值表、邏輯運算式、卡諾圖、邏輯圖和波形圖。只要知道其中一種表示形式，就可轉換為其他幾種表示形式。6.4.2邏輯函數的表示方法1、真值表真值表：是由變數的所有可能取值組合及其對應的函數值所構成的表格。真值表列寫方法：每一個變數均有0、1兩種取值，n個變數共有2i種不同的取值，將這2i種不同的取值按順序（一般按二進位遞增規律）排列起來，同時在相應位置上填入函數的值，便可得到邏輯函數的真值表。例如，要表示這樣一個函數關係：當3個變數A、B、C的取值中有偶數個1時，函數取值為1；否則，函數取值為0。此函數稱為判偶函數，可用真值表表示如下。運算式列寫方法：取F=1的組合，輸入變數值為1的表示成原變數，值為0的表示成反變數，然後將各變數相乘，最後將各乘積項相加，即得到函數的與或運算式。2、邏輯運算式邏輯運算式：是由邏輯變數和與、或、非3種運算符連接起來所構成的式子。由邏輯運算式列真值表的方法：把輸入變數各種組合的取值分別代入邏輯運算式中進行運算，求出相應的邏輯函數值，即可列出真值表。如函數：3、邏輯圖邏輯圖：是由表示邏輯運算的邏輯符號所構成的圖形。4、波形圖波形圖：是由輸入變數的所有可能取值組合的高、低電平及其對應的輸出函數值的高、低電平所構成的圖形。０００1００１００１０００１１１１０００１０１1１１０１１１１05、卡諾圖卡諾圖：將邏輯函數真值表中的各行排列成矩陣形式，在矩陣的左方和上方按照格雷碼的順序寫上輸入變數的取值，在矩陣的各個小方格內填入輸入變數各組取值所對應的輸出函數值，這樣構成的圖形就是卡諾圖。如函數：在變數A、B、C的取值分別為000、011、101、110所對應的小方格內填入1，其餘小方格內填入0（也可以空著不填），便得到該函數的卡諾圖。門電路與邏輯代數6.1數字電路概述6.1.1數字信號與數字電路模擬信號：在時間上和數值上連續的信號。數字信號：在時間上和數值上不連續的（即離散的）信號。uu模擬信號波形數字信號波形tt對模擬信號進行傳輸、處理的電子線路稱為模擬電路。對數字信號進行傳輸、處理的電子線路稱為數字電路。（1）工作信號是二進位的數字信號，在時間上和數值上是離散的（不連續），反映在電路上就是低電平和高電平兩種狀態（即0和1兩個邏輯值）。（2）在數字電路中，研究的主要問題是電路的邏輯功能，即輸入信號的狀態和輸出信號的狀態之間的邏輯關係。（3）對組成數字電路的元器件的精度要求不高，只要在工作時能夠可靠地區分0和1兩種狀態即可。數字電路的特點（1）進位制：表示數時，僅用一位數碼往往不夠用，必須用進位計數的方法組成多位數碼。多位數碼每一位的構成以及從低位到高位的進位規則稱為進位計數制，簡稱進位制。6.1.2數制及其轉換（2）基數：進位制的基數，就是在該進位制中可能用到的數碼個數。（3）位權（位的權數）：在某一進位制的數中，每一位的大小都對應著該位上的數碼乘上一個固定的數，這個固定的數就是這一位的權數。權數是一個冪。一、數制數碼為：0～9；基數是10。運算規律：逢十進一，即：9＋1＝10。十進位數的權展開式：1、十進位５５５５５×１０３＝５０００５×１０２＝５００５×１０１