电子设计自动化第四章.pptVIP

（1）与固定、或编程：ROM和PROM（2）与或全编程：PLA（3）与编程、或固定：PAL、GAL和HDPLD根据与或阵列是否可编程分为三类：第四章可编程逻辑器件（PLD）2.PLD的分类*第30页，共57页，星期日，2025年，2月5日第四章可编程逻辑器件（PLD）TextTxt4.5PLD的性能特点Text采用PLD设计数字系统和中小规模相比具有如下特点：1.系统体积减小：单片PLD有很高的密度，可容纳中小规模集成电路的几片到十几片；2.逻辑设计的灵活性增强：使用PLD器件设计的系统，可以不受标准系列器件在逻辑功能上的限制；3.设计周期缩短：由于可编程特性，用PLD设计一个系统所需时间比传统方式大为缩短；4.系统处理速度提高：实现任何逻辑功能比用中小规模器件所需的逻辑级数少。简化了系统设计，减少了级间延迟，提高了系统的处理速度；5.系统成本降低：由于PLD集成度高，测试与装配的量大大减少，避免了改变逻辑带来的重新设计和修改，有效地降低了成本；6.系统的可靠性提高：减少了芯片数量和印制板面积，减少相互间的连线，增加了平均寿命,提高抗干扰能力，从而增加了系统的可靠性；7.系统具有加密功能：某些PLD器件，如GAL或高密度可编程逻辑器件本身具有加密功能。*第31页，共57页，星期日，2025年，2月5日用可编程逻辑器件设计电路需要相应的开发软件平台和编程器，可编程逻辑器件开发软件和相应的编程器多种多样。特别是一些较高级的软件平台，一个系统除了方案设计和输入电路外，其它功能都可用编程软件自动完成。可编程逻辑器件设计电路过程如下图所示：电路方设案计设计输入优化电路选择器件编程器时件序功检能查设计人员完成第四章可编程逻辑器件（PLD）4.6基于PLD的设计流程原理图硬件描述语言设计实现（生成下载所需的各种文件）即“下载”和“配置”，即将编程数据放到具体的可编程器件中。黄淮学院*第32页，共57页，星期日，2025年，2月5日第四章可编程逻辑器件（PLD）TextTxt4.7高密度可编程逻辑器件HDPLDTextSPLD存在问题?SPLD的阵列容量较小，不适合于实现规模较大的设计对象。?SPLD片内触发器资源不足。不能适用于规模较大的时序电路。?SPLD输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。?SPLD编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。*第33页，共57页，星期日，2025年，2月5日第四章可编程逻辑器件（PLD）TextTxt4.7高密度可编程逻辑器件HDPLDText1.CPLD(复杂可编程逻辑器件)CPLD是阵列型高密度可编程控制器，其基本结构形式和PAL、GAL相似，都由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成规模都比PAL和GAL大得多。?基本包含三种结构：逻辑阵列块（LAB）可编程I/O单元可编程连线阵列（PIA）*第34页，共57页，星期日，2025年，2月5日第四章可编程逻辑器件（PLD）TextTxt4.7高密度可编程逻辑器件HDPLDText1.CPLD(复杂可编程逻辑器件)⑴逻辑阵列块（LAB）一个LAB由十多个宏单元的阵列组成。每个宏单元由三个功能块组成：逻辑阵列;乘积项选择矩阵;可编程寄存器.它们可以被单独的配置为时序逻辑或组合逻辑工作方式。如果每个宏单元中的乘积项不够用时，还可以利用其结构中的共享和并联扩展乘积项。⑵可编程I/O单元I/O端常作为一个独立单元处理。通过对I/O端口编程，可以使每个引脚单独的配置为输入输出和双向工作、寄存器输入等各种不同的工作方式。⑶可编程连线阵列在各LAB之间以及各LAB和I/O单元之间提供互连网络。这种互连机制有很大的灵活性，它允许在不影响引脚分配的情况下改变内部的设计。*第35页，共57页，星期日，2025年，2月5日第四章可编程逻辑器件（PLD）TextTxt4.7高密度可编程逻辑器件HDPLDText1.CPLD(复杂可编程逻辑器件)黄淮学院CPLD的结构LABPIA*第36页，共57页，星期日，2025年，2月5日第四章可编程逻辑器件（PLD）TextTxt4.7高密度可编程逻辑器件HDPLDTe