计算机组成原理中总线周期与8086引脚功能.pdfVIP

3.2.3总线周期的概念

总线周期CPU通过外部总线，进行一次内存或I/O端口

操作（存或取一次数据）所需的“时间”称为一个总线周期。

CPU在与内存或I/O端换数据时需要启动一个总线周期。

按照数据的传送方向来分，总线周期可分为：

“读”总线周期（CPU从器或I/O端口数据）

“写”总线周期（CPU将数据写入器或I/O端口）。

8086/8088的基本总线周期由4个时钟周期组成，时钟周

期是CPU的基本时间计量单位，由CPU主频决定，一个时

钟周期又称为一个T状态。

8086CPU基本总线周期用T、T、T、T表示。

1234

总线周期总线周期

TTTTTT

123412

CLK

读周期缓冲

地址/数据地址输出数据输入地址输出

写周期地址/数据地址输出数据输出地址输出

空闲周期

T3状态结束前，CPU测试READY信号，若是未准备好，CPU

即自动在T3后1个或多个等待周期TW，并在每个TW结束

前检测READY，若准备好了，CPU即脱离TW进入T4状态。

等待周期在1个总线周期不立即执行下1个总线周期，那么，

的总线周期

系统总线就处于空闲状态，即执行空闲周期。空闲周

期可包括1个或多个时钟周期。采样数据线数据

READY

有了这种延长总线周期的措施，可允许系统

使用低速的器。

3.2.48086/8088引脚及其功能

GND140VCC(＋5V)GND140VCC(＋5V)

AD14239AD15A14239A15

AD13338A16/S3A13338A16/S3

AD12437A17/S4A12437A17/S4

AD11536A18/S5A11536A18/S5

AD106